ONO膜层的制造方法与流程

本发明涉及一种半导体集成电路制造方法，特别是涉及一种ono膜层的制造方法。

背景技术：

ono膜层是由氧化层、氮化层和氧化层三层叠加而成的膜层，通常应用于sonos器件的栅极结构的栅介质层，sonos是硅-氧化层-氮化层-氧化层-硅的缩小。ono膜层中的氮化层和顶层氧化层通常都是采用炉管低压化学气相沉积(lpcvd)工艺形成层，底层氧化层则通常是通过热氧化工艺形成。

ono膜层通常形成于由半导体衬底组成的晶圆上，炉管通常包括管壁和由管壁围绕形成的工艺腔体，在炉管中通常能放置多片晶圆实现在多片晶圆的表面上同时生长对应的薄膜，在晶圆表面上生长薄膜的同时，在炉管的管壁上通常也会形成相应的薄膜即沉积物，炉管管壁的沉积物会不断累积。ono成膜过程中，炉壁即炉管管壁的沉积物累积到一定程度会产生一定量的脱落，这会是ono膜层表面的污染颗粒(particle)整体数量上升，从而会在ono膜层中及表面形成缺陷(defect)。

而在栅极结构中，ono膜层的表面还会形成多晶硅层，通过对多晶硅层进行刻蚀形成多晶硅栅。ono膜层表面的小颗粒会导致在多晶硅栅刻蚀后产生多晶硅桥(polybridge)，多晶硅桥会引起短路，如引起多晶硅栅之间的短路或多晶硅和源漏之间的短路。

技术实现要素：

本发明所要解决的技术问题是提供一种ono膜层的制造方法，能很好的去除ono膜层表面的污染颗粒，从而能提高产品的良率。

为解决上述技术问题，本发明提供的ono膜层的制造方法包括如下步骤：

步骤一、提供一半导体衬底，在所述半导体衬底表面依次形成第一氧化层、第二氮化层和第三氧化层，由所述第一氧化层、所述第二氮化层所述和第三氧化层叠加形成ono膜层。

所述第二氮化层采用炉管lpcvd工艺形成，所述第三氧化层采用炉管lpcvd工艺形成。

步骤二、测试所述ono膜层表面的污染颗粒数，如果所述污染颗粒数大于正常范围则进行后续步骤三。

步骤三、采用干法刻蚀工艺对所述ono膜层表面的污染颗粒进行去除并使所述污染颗粒数减少到正常范围内，所述干法刻蚀工艺选择对氮化层的刻蚀速率大于对氧化层的刻蚀速率的工艺条件，以实现对由所述第二氮化层的炉管lpcvd工艺中由炉管壁剥离的氮化层形成的污染颗粒进行去除。

进一步的改进是，所述半导体衬底为硅衬底。

进一步的改进是，所述第一氧化层和所述第三氧化层都为氧化硅层，所述第二氮化层为氮化硅层。

进一步的改进是，所述ono膜层应用于sonos器件的栅极结构的栅介质层，在所述ono膜层形成之后，还包括步骤：

步骤四、在所述ono膜层表面形成多晶硅层。

步骤五、采用光刻工艺定义处栅极结构的形成区域，依次对所述栅极结构的形成区域外的所述多晶硅层和所述ono膜层进行刻蚀，由刻蚀后的所述多晶硅层组成多晶硅栅，由刻蚀后的所述ono膜层和所述多晶硅栅叠加形成所述栅极结构。

进一步的改进是，所述第一氧化层的厚度为所述第二氮化层的厚度为所述第三氧化层的厚度为

进一步的改进是，所述第一氧化层采用热氧化工艺。

进一步的改进是，所述第二氮化层的炉管lpcvd工艺的温度为650℃～800℃，反应气体采用sih2cl2和nh3。

进一步的改进是，步骤三的干法刻蚀工艺的主体步骤包括如下连续进行的第一步和第二步：

第一步的工艺参数为：压强为80mtorr，顶部射频源的功率为200w，工艺气体包括hbr、o2、cf4、sf6和he，hbr的流量为0sccm，o2的流量为0sccm，cf4的流量为40sccm，sf6的流量为0sccm，he的流量为150sccm，he的压强为8torr。

第二步的工艺参数为：压强为80mtorr，顶部射频源的功率为700w，工艺气体包括hbr、o2、cf4、sf6和he，hbr的流量为70sccm，o2的流量为10sccm，cf4的流量为50sccm，sf6的流量为35sccm，he的流量为0sccm，he的压强为8torr。

进一步的改进是，ono膜层的制造方法能替换为：省略步骤二，在步骤一完成之后直接进行步骤三。

本发明在ono膜层形成之后，在测量到ono膜层表面的污染颗粒数超标即大于正常范围时，则直接采用对氮化层的刻蚀速率大于对氧化层的刻蚀速率的干法刻蚀工艺即具有较高的氮化层对氧化层的刻蚀选择比的干法刻蚀工艺进行处理，最后能大大减少污染颗粒数，原因为本发明采用干法刻蚀工艺能很好的去除在形成第二氮化层的炉管lpcvd中由炉管壁的沉积物的剥离而形成的由氮化物组成的污染颗粒；现有方法中，当晶圆表面出现污染颗粒时都直接采用湿法工艺去除，但是，本发明中出现的污染颗粒主要是由形成第二氮化层的炉管壁上的氮化物沉积物剥离而成，故湿法工艺无法去除氮化物剥离形成的污染颗粒，而本发明则通过干法刻蚀工艺且通过第干法刻蚀工艺的刻蚀选择比参数进行相应的设置，能很好的去除炉管的氮化物剥离形成的污染颗粒，所以本发明能很好的去除ono膜层表面的污染颗粒，从而能提高产品的良率。

另外，当本发明的ono膜层应用于sonos器件的栅极结构的栅介质层时，还能防止栅极结构的多晶硅栅的刻蚀时形成的多晶硅桥缺陷，从而也就能避免由多晶硅桥缺陷所造成的器件短路。

附图说明

下面结合附图和具体实施方式对本发明作进一步详细的说明：

图1是本发明实施例ono膜层的制造方法的流程图；

图2是本发明实施例方法步骤三之前ono膜层表面的污染颗粒测试图；

图3是本发明实施例方法步骤三之后ono膜层表面的污染颗粒测试图。

具体实施方式

如图1所示，是本发明实施例ono膜层的制造方法的流程图，本发明实施例ono膜层的制造方法包括如下步骤：

步骤一、提供一半导体衬底，在所述半导体衬底表面依次形成第一氧化层、第二氮化层和第三氧化层，由所述第一氧化层、所述第二氮化层所述和第三氧化层叠加形成ono膜层。

所述第二氮化层采用炉管lpcvd工艺形成，所述第三氧化层采用炉管lpcvd工艺形成。

本发明实施例中，所述半导体衬底为硅衬底。

所述第一氧化层和所述第三氧化层都为氧化硅层，所述第二氮化层为氮化硅层。

所述ono膜层应用于sonos器件的栅极结构的栅介质层。

所述第一氧化层的厚度为所述第二氮化层的厚度为所述第三氧化层的厚度为

所述第一氧化层采用热氧化工艺。

所述第二氮化层的炉管lpcvd工艺的温度为650℃～800℃，反应气体采用sih2cl2和nh3。

步骤二、测试所述ono膜层表面的污染颗粒数，如果所述污染颗粒数大于正常范围则进行后续步骤三。

在其它实施例中也能省略步骤二，在步骤一完成之后直接进行步骤三。

步骤三、采用干法刻蚀工艺对所述ono膜层表面的污染颗粒进行去除并使所述污染颗粒数减少到正常范围内，所述干法刻蚀工艺选择对氮化层的刻蚀速率大于对氧化层的刻蚀速率的工艺条件，以实现对由所述第二氮化层的炉管lpcvd工艺中由炉管壁剥离的氮化层形成的污染颗粒进行去除。

步骤三的干法刻蚀工艺的主体步骤包括如下连续进行的第一步和第二步：

第一步的工艺参数为：压强即工艺腔体的压强为80mtorr，顶部射频源的功率为200w，工艺气体包括hbr、o2、cf4、sf6和he，hbr的流量为0sccm，o2的流量为0sccm，cf4的流量为40sccm，sf6的流量为0sccm，he的流量为150sccm，he的压强为8torr。第一步的工艺参数请参考表一中的第一行参数所示。pressure表示压强，upperrf表示顶部射频源，gas表示工艺气体，hepressure表示he的压强。

第二步的工艺参数为：压强为80mtorr，顶部射频源的功率为700w，工艺气体包括hbr、o2、cf4、sf6和he，hbr的流量为70sccm，o2的流量为10sccm，cf4的流量为50sccm，sf6的流量为35sccm，he的流量为0sccm，he的压强为8torr。

表一

在所述ono膜层形成之后，还包括步骤：

步骤四、在所述ono膜层表面形成多晶硅层。

步骤五、采用光刻工艺定义处栅极结构的形成区域，依次对所述栅极结构的形成区域外的所述多晶硅层和所述ono膜层进行刻蚀，由刻蚀后的所述多晶硅层组成多晶硅栅，由刻蚀后的所述ono膜层和所述多晶硅栅叠加形成所述栅极结构。

本发明实施例在ono膜层形成之后，在测量到ono膜层表面的污染颗粒数超标即大于正常范围时，则直接采用对氮化层的刻蚀速率大于对氧化层的刻蚀速率的干法刻蚀工艺即具有较高的氮化层对氧化层的刻蚀选择比的干法刻蚀工艺进行处理，最后能大大减少污染颗粒数，原因为本发明实施例采用干法刻蚀工艺能很好的去除在形成第二氮化层的炉管lpcvd中由炉管壁的沉积物的剥离而形成的由氮化物组成的污染颗粒；现有方法中，当晶圆表面出现污染颗粒时都直接采用湿法工艺去除，但是，本发明实施例中出现的污染颗粒主要是由形成第二氮化层的炉管壁上的氮化物沉积物剥离而成，故湿法工艺无法去除氮化物剥离形成的污染颗粒，而本发明则通过干法刻蚀工艺且通过第干法刻蚀工艺的刻蚀选择比参数进行相应的设置，能很好的去除炉管的氮化物剥离形成的污染颗粒，所以本发明实施例能很好的去除ono膜层表面的污染颗粒，从而能提高产品的良率。

另外，当本发明实施例的ono膜层应用于sonos器件的栅极结构的栅介质层时，还能防止栅极结构的多晶硅栅的刻蚀时形成的多晶硅桥缺陷，从而也就能避免由多晶硅桥缺陷所造成的器件短路。

如图2所示，是本发明实施例方法步骤三之前ono膜层表面的污染颗粒测试图，在半导体衬底组成的晶圆101的表面上测量出了很多污染颗粒102，这些污染颗粒102无法通过湿法去除，所以现有方法得到的污染颗粒测试图也是图2，可以看出，颗粒污染的比例达到9.6％。

如图3所示，是本发明实施例方法步骤三之后ono膜层表面的污染颗粒测试图，可以看出，颗粒污染的比例下降到4.0％。

以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。