一种元胞结构及其制备方法、功率半导体器件及电子设备与流程

本发明涉及到电子技术领域，尤其涉及到一种元胞结构及其制备方法、功率半导体器件及电子设备。

背景技术：

功率半导体器件，广泛应用于各种功率控制电路、驱动电路等电路中。尤其是在各种变频电机、光伏逆变及智能电网、新能源汽车、电力机车牵引驱动等领域有着不可替代的作用。

功率半导体技术经过数十年时间的发展，igbt和mosfet逐步成为当今电力电子领域的主流器件。尤其在高电压、大电流等大功率应用场景中，igbt几乎占据了绝对的主导地位。广泛应用于各种功率控制电路、驱动电路等电路中。尤其是在各种变频电机、光伏逆变及智能电网、新能源汽车、电力机车牵引驱动等领域有着不可替代的作用。

当前最先进的igbt技术莫过于沟槽型场终止igbt技术(trenchfs-igbt)，采用此种技术生产的igbt器件通常都需要严格控制整个芯片的厚度，一般的，650v电压的fs-igbt，厚度在60～80um左右。

功率半导体器件一般通过半导体制程技术制作在硅晶圆上，然后再进行划片切割，打线封装等步骤，最终形成封装完成的成品器件。与其他的功率半导体器件相比，igbt器件的厚度非常的薄，以至于一片igbt晶圆拿在手上会像一张纸拿在手上一样的自然弯曲下垂。要对如此薄的器件进行封装，其难度可想而知。然而随着半导体制程设备性能以及制程技术水平的提升，igbt器件的电流密度也在进一步的提升。因此，元胞区的沟槽密度也随之增加，由此带来的封装难度的提升也非常的明显。

igbt器件完成全部生产制程之后，从上向下俯视观察，元胞区1可分为发射极(emitter)打线区和栅极(gate)打线区，如图1所示。随着沟槽2密度的增加，在发射极打线区底部承受打线压力的硅也就会越来越少，硅结构能够承受的来自打线的应力也就越来越小。因此，打线就可能造成更大的损伤，当损伤超过一定的限度，就会出现器件的失效，可能是电性参数的失效，也可能是可靠性的失效等。

技术实现要素：

本发明提供了一种元胞结构及其制备方法、功率半导体器件及电子设备，用以提高功率半导体器件的性能。

本发明提供了一种元胞结构，该元胞结构基材，设置在所述基材上的多个单排排列的沟槽，其中，至少部分所述沟槽内设置有横向加强侧壁；且所述沟槽的侧壁上设置有用于将被所述横向加强侧壁封堵的沟槽与其他沟槽导电连通的缺口。通过在形成的沟槽中部分增加横向加强侧壁来增强整个元胞结构的整体强度，并且通过设置的缺口使得沟槽导电连通，从而可以在开设比较密集的沟槽，提高功率半导体器件的性能。

在具体设置时，所述设置有横向加强侧壁的沟槽内设置有多个横向加强侧壁，且任意两个横向加强侧壁之间的沟槽的槽壁中至少一个侧壁上设置有所述缺口。通过将两个沟槽连通，以实现沟槽的导电连通。

在具体设置时，所述设置有横向加强侧壁的沟槽中，任意相邻的两个沟槽中，至少有一个横向加强侧壁与所述两个沟槽的公用侧壁形成十字形结构。更进一步的增加整个元胞结构的强度。

在具体设置横向加强侧壁时，多个所述横向加强侧壁排列成多行；且每行包括多个间隔设置的横向加强侧壁；其中，所述多行横向加强侧壁沿竖直方向上依次想错。从而增强整个元胞结构的强度。

在具体设置时，所述横向加强侧壁与所述沟槽的侧壁为一体结构。从而增强整个元胞结构的强度。

在具体设置时，所述横向加强侧壁的高度与所述沟槽的侧壁的高度相同。方便了制备。

本发明还提供了上述的元胞结构的制备方法，该制备方法包括以下步骤：

在基材中刻蚀沟槽，并在形成沟槽时，在至少部分所述沟槽内形成横向加强侧壁；并且在沟槽的侧壁上形成用于将被所述横向加强侧壁封堵的沟槽与其他沟槽导电连通的缺口。通过在形成的沟槽中部分增加横向加强侧壁来增强整个元胞结构的整体强度，并且通过设置的缺口使得沟槽导电连通，从而可以在开设比较密集的沟槽，提高功率半导体器件的性能。

在具体制备时，还包括对形成的沟槽进行表面处理。

本发明还提供了一种功率半导体器件，该功率半导体器件还包括上述任一项所述的元胞结构。通过在形成的沟槽中部分增加横向加强侧壁来增强整个元胞结构的整体强度，并且通过设置的缺口使得沟槽导电连通，从而可以在开设比较密集的沟槽，提高功率半导体器件的性能。

本发明还提供了一种电子设备，该电子设备包括上述任一项所述的元胞结构。通过在形成的沟槽中部分增加横向加强侧壁来增强整个元胞结构的整体强度，并且通过设置的缺口使得沟槽导电连通，从而可以在开设比较密集的沟槽，提高功率半导体器件的性能。

附图说明

图1为现有技术中的igbt器件的结构示意图；

图2为本发明实施例提供的igbt器件的结构示意图；

图3为本发明实施例提供的元胞结构。

具体实施方式

为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。

为了方便理解本发明实施例提供的元胞结构10，首先说明一下其应用的场景，该元胞结构10应用于功率半导体器件中，如igbt器件，如图2中所示，图2示出了igbt器件的俯视图，其中，e极为发射极，位于芯片正面，为了保证过电流能力，铝线键合一般采用15mil及以上的线径；e极下方含有沟槽14结构。g极为门极，是驱动电压输入端，由于只是用来传送脉冲信号，所以线径较小一般采用5mil左右的铝线。本发明实施例提供的元胞结构10位于该e极对应的区域。

功率半导体器件一般通过半导体制程技术制作在硅晶圆上，然后再进行划片切割，打线封装等步骤，最终形成封装完成的成品器件。与其他的功率半导体器件相比，igbt器件的厚度非常的薄，以至于一片igbt晶圆拿在手上会像一张纸拿在手上一样的自然弯曲下垂。要对如此薄的器件进行封装，其难度可想而知。为了改善该功率半导体器件的强度，本发明实施例提供了一种元胞结构10。

一并参考图2及图3，其中，本申请实施例提供的元胞结构10包括：本发明提供了一种元胞结构10，该元胞结构10一个基材，该基材为硅晶圆，在元胞结构10位于功率半导体器件上时，该基材为功率半导体器件的基材。

在设置元胞结构10时，在本发明实施例中，采用在基材上形成多个单排排列的沟槽14，如图1及图2中所示，以图1所示的功率半导体器件的放置方向为参考方向，该沟槽14沿竖直方向设置，且多个沟槽14沿水平方向排列。为了改善沟槽14之前的强度，以提高功率半导体器件的强度，在设置沟槽14时，在元胞结构10的至少部分沟槽14上设置了横向加强侧壁12。如图2中所示，该沟槽14两侧的侧壁11之间增加了一个连接两个侧壁11的横向加强侧壁12，从而增强了两个侧壁11之间的连接强度，并且，改善了由于单排排列沟槽14造成沿沟槽14排列方向的方向上强度降低。此外，在设置横向加强侧壁12时，由于横向加强侧壁12将沟槽14的两个侧壁11连接在一起，从而将沟槽14封堵了，为了保证电流的流动效果，在设置时，该沟槽14的侧壁11上设置了对应的缺口13，以使得封堵的沟槽14能够与相邻的沟槽14连通，以实现导电的效果。

为了方便理解，下面详细说明一下本申请实施提供的元胞结构10上设置的横向加强侧壁12及缺口13。

如图1中所示，在具体设置横向加强侧壁12及缺口13时，元胞结构10中可以部分沟槽14设置也可以全部沟槽14均设置，具体的，可以根据整个功率半导体器件的强度来决定。在部分沟槽14设置横向加强侧壁12及缺口13时，其中，设置有横向加强侧壁12的沟槽14内设置有多个横向加强侧壁12，如图2中所示，多个横向加强侧壁12沿沟槽14的长度方向排列，且间隔设置，从而将沟槽14封闭成一段段的结构。为实现导电连接，在设置缺口13时，任意两个横向加强侧壁12之间的沟槽14的槽壁中至少一个侧壁11上设置有缺口13。即对于每个沟槽14来说，在其内设置多个横向加强侧壁12时，位于两个相邻的横向加强侧壁12之间的沟槽14侧壁11上，至少一个沟槽14侧壁11设置有与相邻的沟槽14连通的缺口13，如图2中所示，图2示出了任意两个横向加强侧壁12之间的沟槽14的侧壁11中只有一个侧壁11上设置缺口13，以及任意两个横向加强侧壁12之间的沟槽14的侧壁11中两个侧壁11均设置缺口13的不同方式。

此外，在具体设置多个横向加强侧壁12时，为了保证连接的横向强度(沟槽14排列的方向)，在设置横向加强侧壁12时，相邻的沟槽14均设置横向加强侧壁12，以提高横向的连接强度。此时，在形成的多个横向加强侧壁12中，多个横向加强侧壁12排列成多行；且每行包括多个间隔设置的横向加强侧壁12；其中，多行横向加强侧壁12沿竖直方向上依次想错。从而增强整个元胞结构10的强度。在具体设置时，多个沟槽14中分别设置多个横向加强结构，且该横向加强结构在沟槽14排列的方向上具有多个，并在沟槽14的长度方向上形成多行。为了保证连接的强度，以及沟槽14之间的导电效果。在设置横向加强结构时，沟槽14中不同行的横向加强侧壁12逐次想错。以使得位于不同行的横向加强结构连接增强不同的沟槽14的强度。

在一个具体的实施方案中，如图2中所示，设置有横向加强侧壁12的沟槽14中，任意相邻的两个沟槽14中，至少有一个横向加强侧壁12与两个沟槽14的公用侧壁11形成十字形结构。更进一步的增加整个元胞结构10的强度。继续参考图2，其中，任意相邻的两个沟槽14中，至少具有一个横向加强侧壁12位于同一行，此时，这两个沟槽14中的横向加强侧壁12可以看成一体的，即两个横向加强侧壁12组成一个加强结构。在排列时，加强结构也满足上述中：在沟槽14的排列方向，形成一行加强结构，并且在沟槽14的长度方向上，形成多行加强结构，并且在相错时，不同行的加强结构相错一个沟槽14，即位于相邻行的加强结构中，其共同加强一个沟槽14的强度。

在采用上述结构时，可以看出，形成的加强结构与两个沟槽14之间的共用槽壁形成一个十字形结构，通过该十字形的加强结构可以有效的提高元胞结构10的强度，进而增强整个功率半导体器件的强度，使得功率半导体器件上可以设置更多的沟槽14，从而改善功率半导体器件的性能。

此外，为了提高横向加强侧壁12的连接强度，在设置时，该横向加强侧壁12与沟槽14的侧壁11为一体结构。即在硅晶圆上刻蚀形成沟槽14时，同时形成沟槽14的侧壁11以及横向加强侧壁12，通过采用沟槽14的侧壁11与横向加强侧壁12一体成型的方式，提高了横向加强侧壁12与沟槽14的侧壁11之间的连接强度，进而提高了元胞结构10的强度。

在具体设置横向加强侧壁12与沟槽14的侧壁11时，既可以采用高度相同，也可以采用高度不同的方式，在一个具体的设置方案中，横向加强侧壁12的高度与沟槽14的侧壁11的高度相同，从而方便了刻蚀，提高了加工的效率。

此外，本发明实施例还提供了上述的元胞结构10的制备方法，该制备方法包括以下步骤：在基材中刻蚀沟槽14，并在形成沟槽14时，在至少部分沟槽14内形成横向加强侧壁12；并且在沟槽14的侧壁11上形成用于将被横向加强侧壁12封堵的沟槽14与其他沟槽14导电连通的缺口13。通过在形成的沟槽14中部分增加横向加强侧壁12来增强整个元胞结构10的整体强度，并且通过设置的缺口13使得沟槽14导电连通，从而可以在开设比较密集的沟槽14，提高功率半导体器件的性能。

在具体制备时，需要通过掩模板进行刻蚀，因此，在形成上述沟槽14时，需要在掩模板上开始与该沟槽14的侧壁11以及横向加强侧壁12的结构，以实现刻蚀。

上述制备方法中，还包括对形成的沟槽14进行表面处理。

此外，本发明还提供了一种功率半导体器件，该功率半导体器件还包括上述任一项的元胞结构10。通过在形成的沟槽14中部分增加横向加强侧壁12来增强整个元胞结构10的整体强度，并且通过设置的缺口13使得沟槽14导电连通，从而可以在开设比较密集的沟槽14，提高功率半导体器件的性能。

以igbt器件为例，在制备时，其制造工艺流程与传统结构的并没有明显的差异，其差异主要来自于结构的设计，即采用的掩膜版不同，主要是沟槽14层的掩膜版，同时根据沟槽14结构对n+、cantact等层的掩膜版进行相应的调整。其简要制造制程介绍如下：1)原材料准备：半导体硅外延晶圆，晶圆的厚度和电阻率等参数根据不同的产品耐压要求而有所不同。2)终端光刻、注入(p-)及去胶。3)终端扩散推阱。4)氧化层生长。需要说明的是，此步可以和第3步同时完成，具体情况依实际的工艺制程而定。5)有源区光刻、氧化层刻蚀及去胶。6)硬掩膜沉积。7)沟槽14光刻。8)硬掩膜刻蚀及去胶。9)沟槽14刻蚀。10)硬掩膜去除。11)沟槽14表面处理。完成此步后的发射极区的结构如图3所示。12)栅氧化层生长。13)多晶硅沉积。14)多晶硅掺杂。15)多晶硅光刻。16)多晶硅刻蚀。17)p阱(p-)注入及推阱。18)n+光刻及刻蚀。19)n+注入及推阱。20)介质层沉积。21)介质层光刻及刻蚀。22)金属溅射。23)金属光刻及刻蚀。24)金属合金。此步完成后所有必要的正面工艺就已经全部完成。需要说明的是，有些产品会根据特殊要求而在金属合金后沉积一层钝化层(也叫保护层)。25)后续的背面工艺。根据产品类型不同，背面工艺略有差异。如减薄的厚度、是否需要辐照工艺等。上述步骤中与现有技术中的制备工艺相近似，因此，在此不予赘述。

此外，本发明还提供了一种电子设备，该电子设备包括上述任一项的元胞结构10。通过在形成的沟槽14中部分增加横向加强侧壁12来增强整个元胞结构10的整体强度，并且通过设置的缺口13使得沟槽14导电连通，从而可以在开设比较密集的沟槽14，提高功率半导体器件的性能。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。