一种高频窄脉冲半导体激光器驱动电路的制作方法

本发明涉及半导体激光器技术领域，尤其涉及一种高频窄脉冲半导体激光器驱动电路。

背景技术：

半导体激光器在许多方面正在逐步取代he-ne激光器，已广泛地应用于光纤通讯、集成光学、激光印刷、激光束扫描、光盘存储技术、激光测距、激光雷达、泵浦固体激光器、脉冲多普勒成像、3d图像系统、光纤测温传感器等等领域。在该众多领域中，特别是在目标识别、激光测距领域中，目标的识别能力、测距精度、抗干扰和低功耗等性能，都取决于半导体激光器发射的激光脉冲质量，而半导体激光器发射的光脉冲是由半导体激光器驱动电路产生的电脉冲直接调制得到的，即激光脉冲质量的好坏决定因素在于半导体激光器驱动电路的脉冲质量，半导体激光器驱动电路设计的好坏在相关领域中具有决定性的作用。

目前，一般的半导体激光器驱动电路多采用单脉冲信号直接功率放大进行激光器驱动，因此无法达到脉冲宽度小于1ns的窄脉冲驱动，且信号易受到的干扰的影响，输出不稳定。

为了半导体激光器驱动满足高频率、窄脉冲、大电流（高功率）的需求，除了对脉冲发生器产生的脉冲信号进行功率放大外，有的驱动电路中还设置脉冲整形电路，以对脉冲信号发生器输出的脉冲信号的波形进行整形，进一步压缩脉宽，实现更高重复频率的窄脉冲输出，从而进一步提高半导体激光器发射的激光脉冲质量。如公开号为cn101009486a的专利文献指出的“绝缘栅功率管窄脉冲驱动器”，该设计中，脉冲信号通过输入信号变换及驱动部分bq功率驱动脉冲变压器整形成窄脉冲，然后控制功率管t开通或关断，虽然也可实现对脉冲信号的整形，但脉冲变压器无法满足更高要求的窄脉冲输出，脉冲信号连接入功率管t的栅极的设计也容易出现上升时间和下降时间过大的问题，单脉冲信号易受干扰，电路稳定性不高，故上述的电路始终无法达到脉冲宽度小于1ns的窄脉冲驱动；又如公告号为cn103227413b的专利文献公开了一种“半导体激光器驱动电路”，包括：脉冲整形电路，用于对输入的窄脉冲信号的波形进行整形，并进一步压缩其脉宽；以及功率放大电路，与脉冲整形电路相连接，用于利用高压，对脉冲整形电路输出的窄脉冲信号进行功率放大，并将功率放大后的窄脉冲信号的高电平输出至激光器正极，低电平输出至激光器负极。能够实现同时满足高功率和窄脉冲两种需求，最终调试获得脉冲宽度最窄为20ns和重复频率范围为100hz-100khz的信号，但想要调整出脉冲宽度小于1ns的窄脉冲相对比较困难。

除了脉冲整形以外，也有的驱动电路另辟蹊径，从功率管工作响应时间考虑脉冲响应时间的缩短，如公告号为cn106654851a的专利文献公开了“一种半导体激光器窄脉冲驱动电路及其工作方法”，该半导体激光器窄脉冲驱动电路中通过窄脉冲产生电路产生的触发信号直接驱动mosfet驱动芯片场效应管的漏极，其场效应管的栅极连接稳定的电压，以此来避免直接用脉冲信号驱动场效应管栅极时信号上升时间和下降时间过大的问题，最终调试获得了脉冲宽度为538ps-10ns并连续可调的脉冲信号。

根据上述现有技术的启发，半导体激光器驱动电路还可以有更加尽善尽美的设计，来实现更窄脉冲宽度的脉冲输出。

技术实现要素：

本发明要解决的技术问题是针对上述现有技术的不足，提供一种抗干扰能力强，能够实现脉冲宽度小于1ns的脉冲信号输出的高频窄脉冲半导体激光器驱动电路。

为了实现上述目的，本发明采用的技术方案为：

一种高频窄脉冲半导体激光器驱动电路，包括：

窄脉冲信号源，用于输出一对纳秒级差分窄脉冲信号；

脉冲整形电路，与所述窄脉冲信号源连接，用于根据所述差分窄脉冲信号的边沿触发对所述差分窄脉冲信号的整形，输出一路皮秒级窄脉冲信号；

所述脉冲整形电路包括第一整形电路和第二整形电路，所述第一整形电路的第一、第二时钟信号输入端分别连接至所述窄脉冲信号源的第一、第二信号输出端，所述第一整形电路的第一、第二输出端分别连接至所述第二整形电路的第一、第二时钟信号输入端，所述第二整形电路的第一输出端作为所述脉冲整形电路的输出端输出皮秒级窄脉冲信号。

上述设计中，由窄脉冲信号源发出一对纳秒级差分窄脉冲信号，然后由脉冲整形电路根据所述差分窄脉冲信号的边沿触发对所述差分窄脉冲信号的整形，即可输出一路皮秒级窄脉冲信号；首先通过引入差分信号来帮助激光器驱动,能够有效的提高系统信噪比以及信号抗干扰能力，其次脉冲整形电路根据边沿触发执行整形过程，即通过脉冲前沿和/或后沿触发信号的整形和输出，不仅可以进一步防止信号传输过程中的外来干扰，保障信号整形的正确性，还可以保持信号时序的准确性，最终使得皮秒级窄脉冲信号输出更稳定，效果更理想；

通过第一整形电路作为初步校准电路，产生预设脉宽的窄脉冲信号，通过第二整形电路作为二次校准电路，对第一整形电路输出的预设脉宽脉冲信号进一步校准，从而输出稳定的、脉宽整形精确度更高的皮秒级窄脉冲信号。

进一步地，所述第一整形电路包括第一触发器和第一延时电路；所述第一触发器的数据输入端与外部电源连接，所述第一触发器的第一、第二时钟输入端分别作为所述第一整形电路的第一、第二时钟信号输入端，所述第一触发器的第一输出端连接所述第一延时电路的输入端并作为所述第一整形电路的第一输出端，所述第一触发器的第二输出端作为所述第一整形电路的第二输出端，所述第一触发器的复位输入端连接所述第一延时电路的输出端；

所述第二整形电路包括第二触发器和第二延时电路；所述第二触发器的数据输入端与外部电源连接，所述第二触发器的第一、第二时钟输入端分别作为所述第二整形电路的第一、第二时钟信号输入端，所述第二触发器的第一输出端连接所述第二延时电路的输入端并作为所述第二整形电路的第一输出端，所述第二触发器的复位输入端连接所述第二延时电路的输出端。

进一步地，所述第一触发器和所述第二触发器均为差分时钟d触发器。

进一步地，所述窄脉冲信号源为fpga或cpld，所述第一触发器的第一输出端为所述差分时钟d触发器的正向输出端，所述第一触发器的第二输出端为所述差分时钟d触发器的反向输出端，所述第二触发器的第一输出端为所述差分时钟d触发器的正向输出端。

进一步地，所述第一触发器和所述第二触发器均为mc100lvel51。

进一步地，所述第一延时电路包括电阻r125和电容c63，电阻r125的一端作为所述第一延时电路的输入端与所述第一触发器的第一输出端连接，电阻r125的另一端与电容c63的一端连接后作为所述第一延时电路的输出端与所述第一触发器的复位输入端连接，电容c63的另一端接地。

进一步地，所述第二延时电路包括电阻r124和电容c64，电阻r124的一端作为所述第二延时电路的输入端与所述第二触发器的第一输出端连接，电阻r124的另一端与电容c64的一端连接后作为所述第二延时电路的输出端与所述第二触发器的复位输入端连接，电容c64的另一端接地。

进一步地，所述窄脉冲信号源的第一信号输出端通过耦合电容c70与所述第一整形电路的第一时钟信号输入端连接，所述窄脉冲信号源的第二信号输出端通过耦合电容c71与所述第一整形电路的第一时钟信号输入端连接。

进一步地，还包括：

多个偏置电路；

功率放大驱动电路，与所述脉冲整形电路的输出端连接；

多个所述偏置电路分别连接于所述窄脉冲信号源的第一信号输出端与所述第一整形电路的第一时钟信号输入端之间、所述窄脉冲信号源的第二信号输出端与所述第一整形电路的第二时钟信号输入端之间、所述第一整形电路的第一输出端与所述第二整形电路的第一时钟信号输入端之间、所述第一整形电路的第二输出端与所述第二整形电路的第二时钟信号输入端之间以及所述第二整形电路的第一输出端与功率放大驱动电路之间。

进一步地，所述偏置电路包括上拉电阻和下拉电阻，所述上拉电阻一端连接外部电源，另一端连接所述窄脉冲信号源的第一信号输出端与所述第一整形电路的第一时钟信号输入端之间的传输线或所述窄脉冲信号源的第二信号输出端与所述第一整形电路的第二时钟信号输入端之间的传输线或所述第一整形电路的第一输出端与所述第二整形电路的第一时钟信号输入端之间的传输线或所述第一整形电路的第二输出端与所述第二整形电路的第二时钟信号输入端之间的传输线或所述第二整形电路的第一输出端与功率放大驱动电路之间的传输线；

所述下拉电阻一端接地，另一端连接所述窄脉冲信号源的第一信号输出端与所述第一整形电路的第一时钟信号输入端之间的传输线或所述窄脉冲信号源的第二信号输出端与所述第一整形电路的第二时钟信号输入端之间的传输线或所述第一整形电路的第一输出端与所述第二整形电路的第一时钟信号输入端之间的传输线或所述第一整形电路的第二输出端与所述第二整形电路的第二时钟信号输入端之间的传输线或所述第二整形电路的第一输出端与功率放大驱动电路之间的传输线。

采用上述技术方案后，本发明的有益效果是：

通过设置窄脉冲信号源输出一对纳秒级差分窄脉冲信号作为原始驱动脉冲输入脉冲整形电路，有利于提高信号的抗干扰能力和系统信噪比，保障信号的最大传输，相比现有技术的单信号，信号损耗较小；

通过设置脉冲整形电路根据所述差分窄脉冲信号的边沿触发对所述差分窄脉冲信号的整形和输出，不仅可以进一步防止信号传输过程中的外来干扰，保障信号整形的正确性，还可以保持信号时序的准确性，最终使得皮秒级窄脉冲信号输出更稳定，效果更理想；通过设置第一整形电路作为初步校准电路，产生预设脉宽的窄脉冲信号，通过设置第二整形电路作为二次校准电路，对第一整形电路输出的预设脉宽脉冲信号进一步校准，从而有利于输出稳定的、脉宽整形精确度更高的皮秒级窄脉冲信号；

设置第一触发器和所述第二触发器均为差分时钟d触发器，可使得电路结构够简单明确，元器件维修更换更方便；设置延时电路与触发器配合，使得脉冲信号的延迟时间可控；

设置偏置电路，有利于保障差分信号传输质量和准确性以及数据传输的稳定性；

设置功率放大驱动电路，有利于实现高功率输出。

综上设计，本发明抗干扰能力强，能够实现脉冲宽度小于1ns的脉冲信号输出，还可进一步帮助满足高功率、高频率以及皮秒级窄脉冲的激光脉冲需求。

附图说明

为了更清楚地说明本发明实施例或现有技术的技术方案，附图如下：

图1为本发明实施例1提供的一种高频窄脉冲半导体激光器驱动电路的结构示意图；

图2为本发明实施例1提供的mosfet驱动电路的示意图；

图3为本发明实施例2提供的一种高频窄脉冲半导体激光器驱动电路的结构示意图；

图4为本发明实施例2提供的优选高频窄脉冲半导体激光器驱动电路的示意图。

具体实施方式

以下是本发明的具体实施例并结合附图，对本发明的技术方案作进一步的描述，但本发明并不限于这些实施例。

实施例1

如图1所示，本实施例提供一种高频窄脉冲半导体激光器驱动电路，包括：

窄脉冲信号源100，用于输出一对纳秒级差分窄脉冲信号，纳秒级指脉冲信号的脉宽为纳秒级；具体地，窄脉冲信号源100包括第一信号输出端和第二信号输出端，各自对应连接有一条输出信号线，一条信号线传输纳秒级差分窄脉冲信号的正信号，一条信号线传输纳秒级差分窄脉冲信号的负信号，这两条信号线上的两个信号的振幅相等，相位相差180度，极性相反，这两条信号线在pcb板上的走线等长、等宽、紧密靠近且在同一层面；众所周知，差分传输信号固有的优点就是抗干扰能力强、能有效抑制电磁干扰（emi）、时序定位准确，故本实施例的半导体激光器驱动电路输出一对纳秒级差分窄脉冲信号有利于高质量保真，减少信号损耗；

目前，fpga/cpld在窄脉冲控制中的运用已较为成熟，可直接用作窄脉冲信号源100输出纳秒级窄脉冲信号；另外，xlinx、altera的高端fpga/cpld产品都自带lvds接口，可利用这些fpga/cpld作为窄脉冲信号源100输出lvds信号（低电压差分信号）来实现纳秒级差分窄脉冲信号对的输出不失为一较优的实现方案；lvds技术是利用非常低的电压摆幅（约350mv）在两条走线或一对平衡电缆上通过差分进行数据的传输，可以使得信号在走线或平衡电缆上以几百mbit/s的速率传输，对于高频信号而言摆率较小；lvds技术采用低压和低电流驱动方式，因此，不仅抗干扰能力强，还可实现低噪声和低功耗传输；

脉冲整形电路200，与所述窄脉冲信号源100连接，用于根据所述差分窄脉冲信号的边沿触发对所述差分窄脉冲信号的整形，输出一路皮秒级窄脉冲信号；其中，根据所述差分窄脉冲信号的边沿触发对所述差分窄脉冲信号的整形具体理解为：根据脉冲的前沿（脉冲上升）和/或后沿（脉冲下降）来触发对所述差分窄脉冲信号的整形过程，从而对所述差分窄脉冲信号进行斩波和脉宽压缩，即当且仅当信号发生转变时才有相应的信号电平输出，故而对外界信号的抗干扰能更强，可保证传输数据的正确性，再加之差分信号的运用，本实施例最终从脉冲整形电路200输出的脉冲信号的误差小、可靠性更高，呈现效果可更符合设计预期。

现有技术中常见的边沿触发工作的脉冲整形电路有单稳态触发器及其外围延时元件（电容、电阻）构成的单稳态触发电路，其中，延时元件（电容、电阻）用于调整延时时间，而该时间就是单稳态触发电路输出的脉冲信号的脉宽，具体电路如ttl单稳态触发器74ls123集成电路、555定时器构成的单稳态电路等，但都只适用于单信号输入，而本实施例采用差分信号输入（具有两路输入），故较为简单实施方式下的脉冲整形电路200除了保留现有技术中常见单稳态触发电路的设计外，需通过在单稳态触发电路之前增加一差分输入运算放大电路来实现对差分窄脉冲信号的处理，然后将差分输入运算放大电路的输出端连接至单稳态触发电路输入端进行波形整形压缩脉宽，但经试验后发现，影响电路稳定性因素多，电路调试工作量大；也可直接选用xinlix公司virtex7系列fpga作为脉冲整形电路200输出皮秒级脉冲，但是价格昂贵，一般在1w+以上；

因此优选本实施例的电路经过两级单稳态触发电路的波形整形，不仅有利于对差分脉冲信号进一步地稳定性好地压缩，还有利于节约成本支出。

故所述脉冲整形电路200包括第一整形电路210和第二整形电路220，所述第一整形电路210的第一、第二时钟信号输入端分别连接至所述窄脉冲信号源的第一、第二信号输出端，所述第一整形电路210的第一、第二输出端分别连接至所述第二整形电路220的第一、第二时钟信号输入端，所述第二整形电路220的第一输出端作为所述脉冲整形电路的输出端输出皮秒级窄脉冲信号。

具体地，通过第一整形电路210形成第一级单稳态触发电路进行初步校准，根据脉冲前沿或后沿的触发对所述窄脉冲信号源100输出的纳秒级差分窄脉冲信号nds1+、nds1-进行斩波和压缩，产生一对预设脉宽的差分窄脉冲信号ds2+、ds2-输出，通过第二整形电路220形成第二级单稳态触发电路进行二次校准，根据的脉冲前沿或后沿对第一整形电路210输出的预设脉宽的差分窄脉冲信号ds2+、ds2-进一步斩波和压缩，从而有利于输出稳定的、脉宽整形精确度更高的皮秒级窄脉冲信号，需要强调的是，第一整形电路210和第二整形电路220所选用的具体器件可不同，也可相同。

如图2所示，利用本实施例产生的皮秒级窄脉冲信号可用于控制半导体激光器驱动电路中常用的mosfet驱动电路的mosfet开关m1导通，使电容c2瞬时放电为半导体激光器提供工作电压和电流，即可驱动半导体激光器发出皮秒级光脉冲信号。为了避免半导体激光器因为高频干扰而损坏，因此电容c2在电路中与半导体激光器并联，同时，为了防止半导体激光器两端受过大的反向电压而损坏，给半导体激光器并联一个反向二极管dw1。

综上可见，本实施例的驱动电路抗干扰能力强，适用于较多领域的激光器驱动，可输出脉宽小于1ns的窄脉冲，具有较好的实用性，例如，在激光测距中运用有利于减小激光测距盲区距离和提高测量精度和分辨率。

实施例2

如图3所示，本实施例与实施例1的区别在于，本实施例的半导体激光器驱动电路中，所述第一整形电路210包括第一触发器211和第一延时电路212；所述第一触发器211的数据输入端d1与外部电源连接，所述第一触发器211的第一、第二时钟输入端（clk1、clk1-）分别作为所述第一整形电路210的第一、第二时钟信号输入端，所述第一触发器211的第一输出端q1连接所述第一延时电路212的输入端并作为所述第一整形电路210的第一输出端，所述第一触发器211的第二输出端q1-作为所述第一整形电路210的第二输出端，所述第一触发器211的复位输入端r1连接所述第一延时电路212的输出端；

所述第二整形电路220包括第二触发器221和第二延时电路222；所述第二触发器221的数据输入端d2与外部电源连接，所述第二触发器221的第一、第二时钟输入端（clk2、clk2-）分别作为所述第二整形电路220的第一、第二时钟信号输入端，所述第二触发器221的第一输出端q2连接所述第二延时电路222的输入端并作为所述第二整形电路220的第一输出端，所述第二触发器221的复位输入端r2连接所述第二延时电路222的输出端。为了保证第一触发器211的数据输入端d1与第二触发器221的数据输入端d2的电平稳定，数据输入端d1和数据输入端d2出均设有上拉电阻和下拉电阻。

具体地，第一整形电路210和第二整形电路220均选用独立的具有两路时钟输入端和两路输出端的独立的触发器来完成脉冲整形，同时还通过第一延时电路212和第二延时电路222对脉冲的宽度进行压缩调整，其中，第一延时电路212对差分脉冲信号进行第一次压缩整形，第一延时电路212对差分脉冲信号进行第二次整形，第二延时电路222的延时时间即为最终脉冲整形电路200输出的脉冲信号的脉宽。

具体实施时，优选所述第一触发器211和所述第二触发器221均为差分时钟d触发器，脉冲整形电路200构成双d触发器电路，由于第一延时电路212和第二延时电路222需要利用复位输入端，故该选用的d触发器还是一个具有复位功能的差分时钟d触发器，具体可为mc10ep131fa、mc100lvel51、mc10ep139、mc10ep142fa等等。需要注意的是，差分时钟d触发器具有正电源端vcc和负电源端vee，正电源端vcc连接外部电源，负电源端vee接地，优选该外部电源通过并联后的两个电容后再接地，从而有效的减小电源纹波、减小esr（等效串联电阻），保障触发器工作的稳定性。

优选地，如图4所示，所述窄脉冲信号源100为fpga或cpld，所述第一触发器211的第一输出端为所述差分时钟d触发器的正向输出端，所述第一触发器211的第二输出端为所述差分时钟d触发器的反向输出端，所述第二触发器221的第一输出端为所述差分时钟d触发器的正向输出端。由于所述第二触发器221仅由其正向输出端输出的脉冲信号作为最终的皮秒级窄脉冲信号，故所述第二触发器221的反向输出端通过电阻接地。

进一步地，所述第一触发器211和所述第二触发器221均为mc100lvel51。mc100lvel51的工作电压为-3.3v或3.3v，工作可靠性好。

所述第一延时电路212包括电阻r125和电容c63，电阻r125的一端作为所述第一延时电路212的输入端与所述第一触发器211的第一输出端q1连接，电阻r125的另一端与电容c63的一端连接后作为所述第一延时电路212的输出端与所述第一触发器211的复位输入端s1连接，电容c63的另一端接地。

所述第二延时电路222包括电阻r124和电容c64，电阻r124的一端作为所述第二延时电路222的输入端与所述第二触发器221的第一输出端q2连接，电阻r124的另一端与电容c64的一端连接后作为所述第二延时电路222的输出端与所述第二触发器221的复位输入端s2连接，电容c64的另一端接地。

调整电阻r125、电容c63、电阻r124和电容c64的参数大小，可以调节第一延时电路212和所述第二延时电路222的延时时间，延时时间的大小对输出的脉冲信号的宽度具有决定性作用，通常情况下，由于本电路中电阻r125、电容c63、电阻r124和电容c64取值均不会太大，延时时间可用以下公式计算：t≈1.1rc，其中r代表电阻阻值，单位为欧姆，c代表电容值，单位为法拉，t的单位为秒。若要t达到1ns以下对上述的第一延时电路212和所述第二延时电路222来说相对简单，具体脉冲宽度输出值视选用的电阻r125、电容c63、电阻r124和电容c64具体参数而定，一般地，经过上述两级整形后输出的脉冲宽度范围在560ps~800ps。

所述窄脉冲信号源100的第一信号输出端通过耦合电容c70与所述第一整形电路210的第一时钟信号输入端连接，所述窄脉冲信号源100的第二信号输出端通过耦合电容c71与所述第一整形电路210的第一时钟信号输入端连接。电容c70和电容c71具有隔直流通交流的作用。

优选地，还包括：

多个偏置电路；单独的上拉电阻、单独的下拉电阻均可作为独立的偏置电路设置于本实施例的传输线路中。

功率放大驱动电路，与所述脉冲整形电路200的输出端连接；功率放大驱动电路的内部电路设计此处不再展开说明，仅需具备功率放大和驱动的功能即可，可如图2中设置，也可如公告号为cn103227413b的专利文献中指出的功率放大电路设计。

多个所述偏置电路分别连接于所述窄脉冲信号源100的第一信号输出端与所述第一整形电路210的第一时钟信号输入端之间、所述窄脉冲信号源100的第二信号输出端与所述第一整形电路210的第二时钟信号输入端之间、所述第一整形电路210的第一输出端与所述第二整形电路220的第一时钟信号输入端之间、所述第一整形电路210的第二输出端与所述第二整形电路220的第二时钟信号输入端之间以及所述第二整形电路220的第一输出端与功率放大驱动电路之间。

优选地，所述偏置电路包括上拉电阻和下拉电阻，以便为差分窄脉冲信号同时提供高电平和低电平的基准值；所述上拉电阻一端连接外部电源，另一端连接所述窄脉冲信号源100的第一信号输出端与所述第一整形电路210的第一时钟信号输入端之间的传输线或所述窄脉冲信号源100的第二信号输出端与所述第一整形电路210的第二时钟信号输入端之间的传输线或所述第一整形电路210的第一输出端与所述第二整形电路220的第一时钟信号输入端之间的传输线或所述第一整形电路210的第二输出端与所述第二整形电路220的第二时钟信号输入端之间的传输线或所述第二整形电路220的第一输出端与功率放大驱动电路之间的传输线；

所述下拉电阻一端接地，另一端连接所述窄脉冲信号源100的第一信号输出端与所述第一整形电路210的第一时钟信号输入端之间的传输线或所述窄脉冲信号源100的第二信号输出端与所述第一整形电路210的第二时钟信号输入端之间的传输线或所述第一整形电路210的第一输出端与所述第二整形电路220的第一时钟信号输入端之间的传输线或所述第一整形电路210的第二输出端与所述第二整形电路220的第二时钟信号输入端之间的传输线或所述第二整形电路220的第一输出端与功率放大驱动电路之间的传输线。

具体如图4所示，电阻r129和电阻r139组成连接于窄脉冲信号源100的第一信号输出端与所述第一整形电路210的第一时钟信号输入端之间的传输线的偏置电路；电阻r130和电阻r140组成连接于窄脉冲信号源100的第二信号输出端与所述第一整形电路210的第二时钟信号输入端之间的传输线的偏置电路；电阻r131和电阻r136组成连接于所述第一整形电路210的第一输出端与所述第二整形电路220的第一时钟信号输入端之间的传输线的偏置电路；电阻r132和电阻r137组成连接于所述第一整形电路210的第二输出端与所述第二整形电路220的第二时钟信号输入端之间的传输线的偏置电路；电阻r128和电阻r134组成连接于所述第二整形电路220的第一输出端与功率放大驱动电路之间的传输线的偏置电路，有利于保证信号处理整个过程的阻抗匹配。

本文中所描述的具体实施例仅仅是对本发明精神作举例说明。本发明所属技术领域的技术人员可以对所描述的具体实施例做各种各样的修改或补充或采用类似的方式替代，但并不会偏离本发明的精神或者超越所附权利要求书所定义的范围。