一种存储器及其制作方法与流程
本发明涉及半导体器件制作技术领域，尤其涉及一种存储器及其制作方法。
背景技术：
在新型3dnand产品构架中，存储单元区(cell)和外围区(cmos)制作在不同晶圆上，通过三维特种工艺的将电路连接在一起，从背面打薄cell所在的晶圆，然后将电路接出来。
通常在3dnand芯片的边缘区域通过设置多个焊盘将芯片内部电路接出来，但是当焊盘和3dnand芯片的内部晶圆同时有电流通过时，会产生强烈的寄生电容(cio)，减慢运算存储的速度。
因此，减小3dnand芯片内部晶圆与焊盘之间的寄生电容成为3dnand制作过程中需要解决的技术问题，而现有技术中采用的减小寄生电容的3dnand制作工艺较难控制，且对工艺精度要求较高。
技术实现要素：
有鉴于此，本发明提供一种存储器及其制作方法，以解决现有技术中减小寄生电容的制作工艺难以控制，对工艺精度要求较高的问题。
为实现上述目的，本发明提供如下技术方案：
一种存储器制作方法，包括：
提供第一晶圆，所述第一晶圆包括相对设置的第一表面和第二表面；所述第一晶圆的第一表面上待形成存储器金属焊盘的位置开设有凹槽，所述凹槽深度大于或等于减薄后的第一晶圆的厚度；
在所述第一表面上形成第一绝缘层，所述第一绝缘层填充所述凹槽；
在所述第一绝缘层的表面形成多个贯穿阵列接触部，所述贯穿阵列接触部在所述第一晶圆上的正投影位于所述凹槽内；
由所述第一晶圆的第二表面减薄所述第一晶圆，使得所述凹槽形成贯穿减薄后的第一晶圆的晶圆通孔；
在所述减薄后的第一晶圆背离所述第一表面的表面形成第二绝缘层；
在所述凹槽内形成多个贯穿阵列通孔，多个所述贯穿阵列通孔与所述贯穿阵列接触部一一对应设置，且贯穿所述第二绝缘层和所述第一绝缘层至所述贯穿阵列接触部；
在所述贯穿阵列通孔内形成贯穿接触部；
在所述第二绝缘层的表面形成金属焊盘，所述金属焊盘覆盖所述凹槽内的所有所述贯穿阵列通孔。
优选地，提供第一晶圆具体包括：
提供完整的第一晶圆；
在所述第一晶圆的第一表面上待形成金属焊盘的位置形成所述凹槽。
优选地，所述在所述第一绝缘层的表面形成多个贯穿阵列接触部，具体包括：
在所述第一绝缘层的表面上与所述凹槽对应的区域形成多个第一凹槽；
采用导电材质填充多个所述第一凹槽，形成多个贯穿阵列接触部。
优选地，还包括：
提供第二晶圆；
在所述第二晶圆上形成存储阵列；
键合所述第一晶圆和所述第二晶圆，将所述第一晶圆上的贯穿阵列接触部和所述第二晶圆上的存储阵列电性连接。
本发明还提供一种存储器，包括：
第一晶圆，所述第一晶圆包括相对设置的第一表面和第二表面以及贯穿所述第一晶圆的晶圆通孔；
填充所述晶圆通孔且覆盖所述第一晶圆的第一表面和第二表面的绝缘层，所述绝缘层包括相对设置的第三表面和第四表面；
设置在所述第三表面内的多个贯穿阵列接触部；
设置在所述第四表面内的金属焊盘；
所述晶元通孔内包括填充有贯穿接触部的多个贯穿阵列通孔，多个所述贯穿接触部与多个所述贯穿阵列接触部一一对应电性连接，且多个所述贯穿接触部与所述金属焊盘电性连接。
优选地，所述金属焊盘在所述第一晶圆上的正投影与所述晶圆通孔交叠。
优选地，所述金属焊盘在所述第一晶圆上的正投影覆盖所述晶圆通孔或与所述晶圆通孔重合或位于所述晶圆通孔内。
优选地，还包括贯穿所述第一晶圆的贯穿硅接触部。
优选地，所述贯穿接触部和所述贯穿阵列接触部的材质相同。
优选地，还包括第二晶圆；
所述第二晶圆的一个表面形成有存储阵列；
所述第二晶圆键合在所述第一晶圆的第一表面，且所述存储阵列与所述第一晶圆上的贯穿接触部电性连接。
经由上述的技术方案可知，本发明提供的存储器制作方法，包括：提供第一晶圆，其中，第一晶圆上在后续形成金属焊盘的位置对应的地方开设有凹槽，所述凹槽的深度大于或等于减薄后的第一晶圆的厚度，从而在第一晶圆减薄后，将第一晶圆上的凹槽打通形成贯穿第一晶圆的晶圆通孔。这样，在后续形成金属焊盘后，由于与金属焊盘对应的位置是贯穿第一晶圆的晶圆通孔，与金属焊盘正对的晶圆面积减小，从而使得第一晶圆和金属焊盘之间的寄生电容减小，而凹槽可以通过一次刻蚀形成，深度也无需严格控制，因此，采用本发明提供的存储器制作方法，无需通过多次刻蚀并严格控制金属焊盘与第一晶圆之间的绝缘层厚度实现寄生电容的减小，从而扩大了工艺窗口，使得寄生电容减小的方式更加容易控制，对工艺控制精度要求降低。
本发明还提供一种存储器，由于将第一晶圆设置金属焊盘的位置开设贯穿第一晶圆的晶圆通孔，使得第一晶圆与金属焊盘正对面积减小，进而能够减小寄生电容。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为现有技术中提供的一种存储器剖面结构示意图；
图2为本发明实施例提供的一种存储器制作方法工艺流程图；
图3-图9为本发明实施例提供的存储器制作方法工艺步骤示意图。
具体实施方式
正如背景技术部分所述，现有技术中采用的减小寄生电容的3dnand制作工艺较难控制，且对工艺精度要求较高。
发明发现出现上述现象的原因是，请参见图1，图1为一种存储器剖面结构示意图；存储器包括硅衬底01，形成在硅衬底01两侧的绝缘层03，以及形成在硅衬底01内部的金属走线06、贯穿衬底的贯穿硅接触部(throughsiliconcontact，tsc)05，以及与tsc05电性连接的贯穿阵列接触部(througharraycontact，tac)04，存储器结构的表面还设置有保护层07。其中，在保护层07的部分区域形成有金属焊盘02，金属焊盘02用于将存储器内部的电路连接出芯片。
当金属焊盘02与硅衬底01上同时通过电流时，硅衬底01与金属焊盘02之间形成平板电容，也即背景技术部分所述的寄生电容。由于寄生电容的存在，会减慢运算存储的速度。
发明人发现：寄生电容产生的根本原因是，金属焊盘与电流通过时的硅衬底之间形成平板电容，其大小根据公式：
而且，在将存储器内部电路接出的同时，必须打通硅衬底背面加厚之后的绝缘层03和硅衬底01，而当增加硅衬底01与金属焊盘02之间的绝缘层3的厚度(至大于1.4μm)减小寄生电容的同时，造成后续打孔，并填充金属形成tsc的过程中孔的深宽比增加，具体是由于打孔的直径不变，而深度增加，造成tsc的深宽比增加，大大增加了工艺的难度。而且增加绝缘层03厚度后，沉积绝缘层的成本随之增加，同时由于tsc深宽比增加，需要使用更加先进的机台实现，同样增加了工艺成本。
基于此，本发明实施例提供一种存储器制作方法，包括：
提供第一晶圆，所述第一晶圆包括相对设置的第一表面和第二表面；所述第一晶圆的第一表面上待形成存储器金属焊盘的位置开设有凹槽，所述凹槽深度大于或等于减薄后的第一晶圆的厚度；
在所述第一表面上形成第一绝缘层，所述第一绝缘层填充所述凹槽；
在所述第一绝缘层的表面形成多个贯穿阵列接触部，所述贯穿阵列接触部在所述第一晶圆上的正投影位于所述凹槽内；
由所述第一晶圆的第二表面减薄所述第一晶圆，使得所述凹槽形成贯穿减薄后的第一晶圆的晶圆通孔；
在所述减薄后的第一晶圆背离所述第一表面的表面形成第二绝缘层；
在所述凹槽内形成多个贯穿阵列通孔，多个所述贯穿阵列通孔与所述贯穿阵列接触部一一对应设置，且贯穿所述第二绝缘层和所述第一绝缘层至所述贯穿阵列接触部；
在所述贯穿阵列通孔内形成贯穿接触部；
在所述第二绝缘层的表面形成金属焊盘，所述金属焊盘覆盖所述凹槽内的所有所述贯穿阵列通孔。
本发明提供的存储器制作方法，包括：提供第一晶圆，其中，第一晶圆上在后续形成金属焊盘的位置对应的地方开设有凹槽，所述凹槽的深度大于或等于减薄后的第一晶圆的厚度，从而在第一晶圆减薄后，将第一晶圆上的凹槽打通形成贯穿第一晶圆的晶圆通孔。这样，在后续形成金属焊盘后，由于与金属焊盘对应的位置是贯穿第一晶圆的晶圆通孔，与金属焊盘正对的晶圆面积减小，从而使得第一晶圆和金属焊盘之间的寄生电容减小，而凹槽可以通过一次刻蚀形成，深度也无需严格控制，因此，采用本发明提供的存储器制作方法，无需通过多次刻蚀并严格控制金属焊盘与第一晶圆之间的绝缘层厚度实现寄生电容的减小，从而扩大了工艺窗口，使得寄生电容减小的方式更加容易控制，对工艺控制精度要求降低。
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供一种存储器结构制作方法，请参见图2，包括：
s101：提供第一晶圆，所述第一晶圆包括相对设置的第一表面和第二表面；所述第一晶圆的第一表面上待形成存储器金属焊盘的位置开设有凹槽，所述凹槽深度大于或等于减薄后的第一晶圆的厚度；
本发明实施例中不限定存储器结构的具体结构，在本发明的一个实施例中，存储器结构可以是3dnand存储器结构。所述3dnand存储器结构采用存储单元区(cell)和外围区(cmos)制作在不同晶圆上，然后再通过三维特种工艺将电路连接在一起。因此，本实施例中提供的第一晶圆即为用于形成外围结构的晶圆，外围结构包括但不限于cmos结构，在制作3dnand过程中，还可以包括提供第二晶圆，所述第二晶圆用于形成存储阵列。
请参见图3，本实施例中提供的第一晶圆1上一个表面形成有凹槽11，而第二晶圆2无需形成凹槽。在第一晶圆1上形成外围结构，以及在第二晶圆上形成存储阵列后，通过混合键合工艺将第一晶圆和第二晶圆键合，具体地，将第一晶圆上的外围结构的贯穿阵列接触部和第二晶圆上的存储阵列电性连接。
本发明实施例中不限定第一晶圆和第二晶圆的材质，可选的，在本发明实施例中第一晶圆和第二晶圆的材质相同，且均为硅晶圆。需要说明的是，在本发明其他实施例中，第一晶圆和第二晶圆还可以是绝缘体上硅衬底或其他晶圆结构材料，本实施例中对此不作限定。
由于后续需要在第一晶圆背离第二晶圆的表面形成金属焊盘将3dnand存储器内部的电路连接至存储器外部，为了减小后续形成金属焊盘与第一晶圆之间的寄生电容，本实施例中通过在第一晶圆上与金属焊盘对应的位置开设凹槽，所述凹槽的深度大于或等于减薄后的第一晶圆的厚度，从而形成贯穿减薄后第一晶圆的通孔，这样，与金属焊盘对应的第一晶圆的面积相对于现有技术而言减小了，进而能够减小金属焊盘与第一晶圆之间的寄生电容。
需要说明的是，本实施例中对凹槽的尺寸不作限定，但是为了减小寄生电容，减小第一晶圆与金属焊盘正对的面积，本实施例中待形成3dnand存储器的金属焊盘在第一晶圆上的投影与所述凹槽的轮廓重合或位于所述凹槽内。也即，通过将现有技术中第一晶圆上与金属焊盘对应的区域的晶圆材料去除，从而减小了金属焊盘与第一晶圆的正对面积，进而减小两者之间的寄生电容。
在本发明的其他实施例中，凹槽的轮廓还可以设置在金属焊盘在第一晶圆上的投影轮廓内部，只要相对于现有技术而言，能够相对减小金属焊盘与第一晶圆之间的正对面积，均能够减小两者之间的寄生电容。但此种情况下，需要严格控制金属焊盘在第一晶圆上的投影轮廓与凹槽轮廓之间的面积，从而能够大大减小寄生电容，具有较好的效果。因此，本发明实施例中，更优选地是，金属焊盘在所述第一晶圆上的投影与所述凹槽的轮廓重合或位于所述凹槽内。
另外，在本发明的其他实施例中，凹槽和金属焊盘之间还可以存在交叠，也即凹槽的边缘轮廓和金属焊盘的边缘轮廓之间均在交叉，只要凹槽和金属焊盘的交叠面积小于现有技术中的第一晶圆和金属焊盘的正对面积，则也能够一定程度减小寄生电容的大小。
本实施例中不限定提供第一晶圆的具体过程，具体可以包括：提供完整的第一晶圆，在提供完整的第一晶圆后，在第一晶圆的第一表面上待形成金属焊盘的位置形成所述凹槽，其中，形成凹槽的过程可以是对第一晶圆上待形成外围结构的表面通过刻蚀工艺刻蚀出所述凹槽，本实施例中可以通过在第一晶圆表面形成带有图案的掩膜板，再通过光刻工艺形成所述凹槽。在本发明其他实施例中，也可以通过湿法刻蚀工艺形成，本实施例中对此不作限定。本实施例中将晶圆上第一次做掩膜板进行刻蚀的层称为zero层，也即，本实施例中凹槽是在zero层上形成的。
s102：在所述第一表面上形成第一绝缘层，所述第一绝缘层填充所述凹槽；
请参见图4，为第一晶圆的局部示意图，本实施例中仅选取了第一晶圆1上待制作金属焊盘的位置进行示例说明，图中并未画全第一晶圆的其他部分。
如图4中所示，第一晶圆1包括硅衬底，硅衬底上设置有凹槽11。由于制作外围结构，硅衬底上形成外围结构的表面还形成有第一绝缘层13，第一绝缘层13填充凹槽11，并覆盖第一表面。本实施例中不限定绝缘层的具体材质，在本发明实施例中所述第一绝缘层材质可以为氧化物，尤其是氧化硅。
s103：在所述第一绝缘层的表面形成多个贯穿阵列接触部，所述贯穿阵列接触部在所述第一晶圆上的正投影位于所述凹槽内；
请继续参见图4，制作所述贯穿阵列接触部的具体过程包括：
在第一绝缘层13的表面上与凹槽对应的区域形成多个第一凹槽；
采用导电材质填充多个第一凹槽，形成多个贯穿阵列接触12。本实施例中以贯穿阵列接触部(tac)12代表外围器件的部分结构。
s104：由所述第一晶圆的第二表面减薄所述第一晶圆，使得所述凹槽形成贯穿减薄后的第一晶圆的晶圆通孔；
请参见图5，为减薄第一晶圆背离第二晶圆表面后的结构示意图；其中，减薄第一晶圆表面至少到所述凹槽11底部，这样使得凹槽形成贯穿第一晶圆的晶圆通孔111，以便后续工艺完成。
本实施例中不限定减薄所述第一晶圆所采用的工艺，可选的，本实施例中采用cmp(化学机械研磨)工艺去除多余的硅衬底，减薄第一晶圆。
需要说明的是，本实施例中由于凹槽内填充的是第一绝缘层13，第一绝缘层13和硅衬底1材质不同，两者之间具有明确的界限，可以通过cmp中检测磨平的信号变化判断是否磨平至凹槽底部，从而还能简化第一晶圆减薄终点的检测。
s105：在所述减薄后的第一晶圆背离所述第一表面的表面形成第二绝缘层；
请参见图6，在减薄第一晶圆后，形成金属焊盘之前还包括生长形成更厚的第二绝缘层14。本实施例中生长的第二绝缘层14用于对第一晶圆进行保护。
s106：在所述凹槽内形成多个贯穿阵列通孔，多个所述贯穿阵列通孔与所述贯穿阵列接触部一一对应设置，且贯穿所述第二绝缘层和所述第一绝缘层至所述贯穿阵列接触部；
在晶圆通孔111位置刻蚀第一绝缘层13和第二绝缘层形成贯穿阵列通孔15，暴露出位于第一晶圆上形成外围结构的tac12，以便于后续填充金属，将3dnand内部电路连接至外部的tsc结构。
请参见图7，在待制作金属焊盘外的区域还包括刻蚀第二绝缘层14和减薄后的第一晶圆暴露出其他区域的tac的其他凹槽16。
s107：在所述贯穿阵列通孔内形成贯穿接触部；
请参见图8，将金属填充至图7中的所有凹槽中，形成tsc17，连接位于第一晶圆另一表面的tac上。
s108：在所述第二绝缘层的表面形成金属焊盘，所述金属焊盘覆盖所述凹槽内的所有所述贯穿阵列通孔。
请参见图9，在tsc17上形成金属焊盘18和金属走线19，将3dnand内部的电路连接至3dnand外部。
最后在金属焊盘18外的区域形成保护层110，本实施例中不限定保护层110的材质，可选的，所述保护层110为氮化硅。
本发明提供的存储器制作方法，包括：提供第一晶圆，其中，第一晶圆上在后续形成金属焊盘的位置对应的地方开设有凹槽，所述凹槽的深度大于或等于减薄后的第一晶圆的厚度，从而在第一晶圆减薄后，将第一晶圆上的凹槽打通形成贯穿第一晶圆的晶圆通孔。这样，在后续形成金属焊盘后，由于与金属焊盘对应的位置是贯穿第一晶圆的晶圆通孔，与金属焊盘正对的晶圆面积减小，从而使得第一晶圆和金属焊盘之间的寄生电容减小，而凹槽可以通过一次刻蚀形成，深度也无需严格控制，因此，采用本发明提供的存储器制作方法，无需通过多次刻蚀并严格控制金属焊盘与第一晶圆之间的绝缘层厚度实现寄生电容的减小，从而扩大了工艺窗口，使得寄生电容减小的方式更加容易控制，对工艺控制精度要求降低。
本发明实施例还提供一种存储器，请参见图9，图9为本发明实施例提供的一种存储器的部分结构截面示意图；所述存储器包括：第一晶圆1，第一晶圆1包括相对设置的第一表面101和第二表面102以及贯穿第一晶圆1的晶圆通孔111；填充通孔且覆盖第一晶圆1的第一表面和第二表面的绝缘层，绝缘层包括相对设置的第三表面和第四表面；设置在第三表面内的多个贯穿阵列接触部；设置在第四表面内的金属焊盘；晶圆通孔111内包括填充有贯穿接触部的多个贯穿阵列通孔，多个贯穿接触部与多个贯穿阵列接触部一一对应电性连接，且多个贯穿接触部与金属焊盘电性连接。
请参见图9，为第一晶圆的部分结构截面示意图；第一晶圆包括与存储阵列电性连接的贯穿阵列接触部12，填充第一晶圆1两个表面的绝缘层，穿过第一晶圆，且与所述贯穿阵列接触部12电性连接的贯穿接触部17；位于第一晶圆背离第二晶圆表面的金属走线19和金属焊盘18，以及位于金属焊盘18之外区域的保护层110。
需要说明的是，本实施例中不限定金属焊盘18和金属走线19的具体材质，在本发明的一个实施例中，金属焊盘18和金属走线19的材质可以是铝材质。
本实施例中不限定晶圆通孔111与金属焊盘18的形状，可选的，在本发明的一个实施例中，金属焊盘18的形状为圆形，晶圆通孔111的形状也为圆形，且两者的圆心重叠。
需要说明的是，金属焊盘18的轮廓与晶圆通孔111的轮廓之间的关系不限定，金属焊盘18可以与减薄后的晶圆之间具有部分重叠面积，也可以没有重叠面积，还可以具有一定距离，如图9中所示，金属焊盘18的外周轮廓与晶圆通孔111的内径之间具有一定距离d，本实施例中不限定距离d的具体数值。当通孔的内径较小时，对寄生电容的减小程度不明显，使得寄生电容不满足3dnand的寄生电容阈值；而当通孔111的内径较大，有可能影响其它金属走线的布局，因此，本实施例中可选的，所述距离d的范围为5μm-10μm，包括端点值。
本实施例中所述的金属焊盘18可以与减薄后的晶圆之间具有部分重叠面积，可以是金属焊盘在第一晶圆上的正投影与晶圆通孔交叠，本实施例中所述的交叠可以包括：金属焊盘在第一晶圆上的正投影覆盖晶圆通孔或与晶圆通孔重合或位于晶圆通孔内。也可以包括：金属焊盘的中心与晶圆通孔的中心之间存在偏离，使得金属焊盘与晶圆通孔错开，但具有一部分交叠。
本实施例中所述的金属焊盘18与减薄后的晶圆没有重叠面积是指，金属焊盘的外周轮廓在减薄后的晶圆上的投影与通孔的形状重合，也即，金属焊盘与通孔的形状大小完全相同，以使得金属焊盘与减薄后的晶圆之间的正对面积为0，从而减小了两者之间的寄生电容。
另外，本实施例中在金属焊盘之外的区域，还包括贯穿所述第一晶圆的贯穿硅接触部16，如图9中所示，与金属走线19电性连接。
需要说明的是，本实施例中提供的存储器可以是3dnand存储器结构，还包括：第二晶圆；所述第二晶圆的一个表面形成有存储阵列；所述第二晶圆键合在所述第一晶圆的第一表面，且所述存储阵列与所述第一晶圆上的贯穿接触部电性连接。
本发明实施例提供的存储器，由于将第一晶圆设置金属焊盘的的位置开设贯穿第一晶圆的通孔，使得第一晶圆与金属焊盘正对面积减小，进而能够减小寄生电容。
需要说明的是，本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。
还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括上述要素的物品或者设备中还存在另外的相同要素。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
- 还没有人留言评论。精彩留言会获得点赞！