半导体元件的制作方法

本揭露是关于一种鳍式半导体元件。

背景技术：

半导体集成电路(ic)工业已经历指数增长。ic材料及设计的技术进展已产生数代ic，其中各代与前代相比具有更小且更复杂的电路。此按比例缩小制程一般通过增加生产效率并降低相关成本提供利益，但其亦增加处理及制造ic的复杂性。

例如，鳍式场效晶体管(finfet)已成为用于设计高效能电路系统的普遍选择。尽管finfet的狭窄鳍宽有助于获得短通道控制，其源极/漏极(s/d)特征趋于具有用于低接触电阻的源极/漏极触点的小着陆区(landing)。提出了用于高速应用的具有多个鳍的finfet、或多鳍fet。然而，当与具有单个鳍的finfet相比时，多鳍fet经受较高泄漏并且因此较高功率消耗。

由此，期望用以获得高切换速度及低功率消耗两者的半导体元件的改良。

技术实现要素：

半导体元件包括多鳍有源区、单鳍有源区、以及在多鳍有源区与单鳍有源区之间的隔离特征。多鳍有源区包括第一群鳍、平行于第一群鳍的第二群鳍、第一n型场效晶体管(fet)、第一p型fet。第一n型fet包括设置在第一群鳍上方的第一栅极结构以及在第一栅极结构的任一侧面上的第一源极/漏极(s/d)触点。源极/漏极触点的各者设置在第一群鳍上方。第一p型fet包括设置在第二群鳍上方的第一栅极结构以及在第一栅极结构的任一侧面上的第二源极/漏极触点。源极/漏极触点的各者设置在第二群鳍上方。单鳍有源区邻接多鳍有源区。单鳍有源区包括第一鳍、与第一鳍不同的第二鳍、第二n型fet、及第二p型fet。第二n型fet包括设置在第一鳍上方的第二栅极结构以及在第二栅极结构的任一侧面上的第三源极/漏极触点。第三源极/漏极触点的各者设置在第一鳍上方。第二p型fet包括设置在第二鳍上方的第二栅极结构以及在第二栅极结构的任一侧面上的第四源极/漏极触点。第四源极/漏极触点的各者经设置在第二鳍上方。隔离特征平行于第一栅极结构及第二栅极结构。

附图说明

当结合随附附图阅读时，自以下详细描述将很好地理解本揭露的态样。应强调，根据工业中的标准实务，各特征并非按比例绘制。事实上，出于论述清晰的目的，可任意增加或减小各特征的尺寸。

图1是根据本揭示的态样的半导体元件的示意性俯视图；

图2是根据本揭示的态样的半导体元件布局的示意性俯视图；

图3是根据本揭示的态样的半导体元件的示意性俯视图；

图4是根据本揭示的态样的半导体元件的示意性俯视图；

图5是根据本揭示的态样的半导体元件的示意性俯视图；

图6是根据本揭示的态样的半导体电池阵列的示意性俯视图。

具体实施方式

以下揭示内容提供了许多不同的实施例或实例，以便实施所提供标的的不同特征。下文描述部件及布置的特定实例以简化本揭示内容。当然，此些实例仅为实例且并不意欲为限制性。例如，以下描述中在第二特征上方或第二特征上形成第一特征可包括第一特征及第二特征形成为直接接触的实施例，且亦可包括可在第一特征与第二特征之间形成额外特征以使得第一特征及第二特征可不处于直接接触的实施例。另外，本揭示内容可在各实例中重复元件符号及/或字母。此重复是出于简明性及清晰的目的并且本身并不指示所论述的各实施例及/或配置之间的关系。

进一步地，为了便于描述，本文可使用空间相对性术语(诸如“之下”、“下方”、“下部”、“上方”、“上部”及类似者)来描述诸图中所图示的一个元件或特征与另一元件(或多个元件)或特征(或多个特征)的关系。除了诸图所描绘的定向外，空间相对性术语意欲包含使用或操作中装置的不同定向。设备可经其他方式定向(旋转90度或处于其他定向)且因此可类似解读本文所使用的空间相对性描述词。

本揭示内容一般是关于半导体元件，并且更特定言之，关于包括多鳍元件或单鳍元件的标准电池。

参看图1，其中图示了根据本揭示内容的态样的半导体元件100的俯视图。半导体元件100包括含硅的鳍202、202a、204、204a、302、及304。鳍202、202a、204、及204a在多鳍有源区200中形成，而鳍302及304在单鳍有源区300内形成。在一些实例中，鳍202及202a在半导体基板110上的p型阱上方形成，并且鳍204及204a在半导体基板110上的n型阱上方形成。在一些实施例中，在完成多鳍有源区200时，鳍202及202a是至少一个n型fet(nfet)的组成部分并且鳍204及204a是至少一个p型fet(pfet)的组成部分。尽管图1图示了在多鳍有源区200中的nfet及pfet的各者包括两个鳍，在审查本揭示案后熟悉此项技术者可了解到每个fet具有两个以上鳍的实施例。在多鳍有源区200的各个fet包括两个鳍的情况中，多鳍有源区可被称为双鳍有源区。在一些实施例中，多鳍有源区200及单鳍有源区300的各者构成标准电池。在彼方面，多鳍有源区200可被称为多鳍标准电池并且单鳍有源区300可被称为单鳍标准电池。

在一些实施例中，鳍302在其中形成鳍202及202a的相同p型阱上方形成，并且鳍304在其中形成鳍204及204a的相同n型阱上方形成。在完成单鳍有源区300时，鳍302是nfet的部分并且鳍304是pfet的组成部分。如其名称表示，在多鳍有源区200中的各个nfet及pfet包括一个以上鳍，而在单鳍有源区300中的nfet及pfet的各者包括单个鳍。半导体基板110通常包括硅。或者，半导体基板110可包括其上方的锗、硅锗、或其他半导体材料及组合的磊晶层。在一些实例中，取决于半导体元件100的设计，半导体基板110可掺杂有p型掺杂剂诸如硼(b)、铝(al)及镓(ga)或n型掺杂剂诸如锑(sb)、砷(as)及磷(p)。

在一些实施例中，鳍诸如鳍202、202a、204、204a、302及304由半导体基板110上的磊晶层形成并且磊晶层由硅(si)单独形成或硅连同与硅相容的半导体材料形成。此半导体材料包括锗(ge)及碳(c)。在一些实施例中，磊晶层可包括不同组合物的层。在一些实例中，磊晶层包括两种不同组合物的交替层。已知将ge或c引入si晶格中使si晶格应变并且将ge或c引入si晶格中通常用以在某些态样中改良元件效能。在一些实施例中，使用技术诸如通过化学气相沉积(cvd)或低压化学气相沉积(lpcvd)的磊晶沉积由磊晶生长si、c及ge以及其组合形成磊晶层。通过在cvd磊晶沉积期间控制气体反应剂的输送及其他制程参数，可调节沿着磊晶层的高度的si、c及/或ge的浓度。在鳍202、202a、204、204a、302及304由磊晶层形成的实施例中，磊晶层首先在半导体基板110上方形成并且随后如下文所述图案化磊晶层。在一些实施例中，分别独立地调整用于n型fet及p型fet的区域以增强电子迁移率及空穴迁移率。例如，碳化硅及硅锗分别在用于n型fet的区域及用于p型fet的区域中磊晶生长。在一些其他实例中，分别通过离子植入将碳化物及锗掺杂至用于n型fet的区域及用于p型fet的区域中。此外，在一些实施例中，半导体基板110上的磊晶层亦可掺杂至p型掺杂剂诸如b、al、ga或n型掺杂剂诸如sb、as及p。在彼等实施例中，视情况而定，将相应地掺杂所得的鳍202、202a、204、204a、302及304。

在一些实施例中，鳍202、202a、204、204a、302及304通过光微影图案化及蚀刻由磊晶层形成。例如，图案化的光阻层通过光微影技术在磊晶层上形成，并且随后蚀刻制程(诸如各向异性蚀刻)经施加至磊晶层以形成一或多个鳍。在另一实例中，使用硬遮罩。在彼情况中，硬遮罩通过在磊晶层上沉积硬遮罩材料而形成。随后将光阻层沉积在硬遮罩上。在使用光微影图案化之后，当蚀刻并图案化硬遮罩时，硬遮罩上的光阻剂随后用作蚀刻遮罩。其后，蚀刻制程(诸如各向异性蚀刻)经施加至磊晶层以使用硬遮罩作为蚀刻遮罩来形成一或多个鳍。为了隔离鳍与邻近的鳍，形成介电材料(诸如热生长的氧化硅及cvd沉积的氧化硅)以填充在鳍与其相邻鳍之间的沟槽。介电层随后通过化学机械研磨(cmp)来研磨并且随后经回蚀以暴露鳍的一部分，而鳍的一部分保持由回蚀的介电层覆盖，此部分通常被称为浅沟槽隔离(sti)。例如，鳍202与202a、鳍202与204、以及鳍204与204a各者通过sti特征彼此隔离。在一些实施例中，在进一步制程分离其等之前，鳍204a及304首先作为单一鳍形成。在一些其他实施例中，在后续制程移除鳍204在单鳍有源区300中的延伸之前，鳍204首先作为延伸至单鳍有源区300中的鳍的部分形成。此同样适用于鳍202及202a。鳍202a及302在于后续制程步骤分离其等之前首先作为连续鳍形成。在于后续操作移除鳍至单鳍有源区200中的延伸之前，鳍202跨过多鳍有源区200及单鳍有源区300而形成。

如图1所示，在一些实施例中，多鳍有源区200包括栅极结构201、203及205并且单鳍有源区300包括栅极结构301及303。栅极结构201、203及205在鳍202a、202、204、及204a上方并且横跨此等鳍而形成。栅极结构301及303在鳍302及304上方形成并且横跨此等鳍。为了形成此等栅极结构，虚拟栅极首先于其当前位置形成并且随后此等虚拟栅极由高介电常数金属栅极堆叠替代。虚拟栅极的形成包括沉积含有多晶硅(多晶硅(poly-si))或其他适宜材料的虚拟栅极层，以及图案化虚拟栅极层。栅极硬遮罩层可在虚拟栅极材料层上形成并且在形成虚拟栅极期间用作蚀刻遮罩。栅极硬遮罩层可包含任何适宜材料，诸如氧化硅(sio2)、氮化硅(sin)、碳化硅(sic)、氮氧化硅(sion)、其他适宜材料、及/或其组合。在一些实施例中，用以形成虚拟栅极的图案化制程包括通过微影制程形成图案化的光阻层；使用图案化的光阻层作为蚀刻遮罩来蚀刻硬遮罩层；以及使用图案化的硬遮罩层作为蚀刻遮罩来蚀刻栅极材料层以形成虚拟栅极。

为了形成功能栅极结构201、203、205、301、及303，虚拟栅极利用高介电常数金属栅极堆叠替代。在一些实施例中，高介电常数金属栅极堆叠至少包括介面连接鳍的栅极介电层及在栅极介电层上方的金属层(未图示)。栅极介电层可由高介电常数介电质诸如氧化铪(hfo2)、氧化锆(zro2)、氧化钽(ta2o5)、钛酸钡(batio3)、二氧化钛(tio2)、氧化铈(ceo2)、氧化镧(la2o3)、氧化镧铝(laalo3)、钛酸铅(pbtio3)、钛酸锶(srtio3)、锆酸铅(pbzro3)、氧化钨(wo3)、氧化钆(y2o3)、氧化铋硅(bi4si2o12)、钛酸钡锶(bst)(ba1-xsrxtio3)、pmn(pbmgxnb1-xo3)、pzt(pbzrxti1-xo3)、pzn(pbznxnb1-xo3)、及pst(pbscxta1-xo3)、钛酸铅镧、钽酸锶铋、钛酸铋及钛酸钡锆形成。在一些实例中，高介电常数金属栅极堆叠可包括一或多个由例如tin、tan,、tacn、ticn、tic、mo、及w形成的工作函数金属层。

在一些实例中，一或多个栅极侧壁特征(或栅极间隔件)120在栅极结构201的侧壁上形成，并且相似地在其他栅极结构203、205、301及303的侧壁上形成一或多个栅极侧壁特征(或栅极间隔件)。栅极间隔件120可用以偏移随后形成的源极/漏极特征并且可用于设计或修改源极/漏极特征轮廓。栅极间隔件120可包含任何适宜介电材料，诸如半导体氧化物、半导体氮化物、半导体碳化物、半导体氮氧化物、其他适宜介电材料、及/或其组合。栅极间隔件120可具有多层，诸如两层(氧化硅(sio2)膜及氮化硅(sin)膜)或三层(氧化硅(sio2)膜；氮化硅(sin)膜；以及氧化硅(sio2)膜)。栅极间隔件120的形成包括沉积及各向异性蚀刻，诸如干式蚀刻。

源极/漏极(s/d)特征在非浮动栅极结构(诸如栅极结构203、205及301)的任一侧面上的鳍上方形成。如图1所示，针对在多鳍有源区200中由栅极结构203控制的nfet，在源极/漏极触点210下方形成一源极/漏极特征并且在源极/漏极触点212下方形成一源极/漏极特征，其中源极/漏极触点210及212在栅极结构203的不同侧面上。在一些实施例中，相对于在多鳍有源区200中的任何fet，源极/漏极特征及其对应源极/漏极触点跨过彼fet的全部鳍形成并横跨此等鳍。例如，源极/漏极触点210与其下方的源极/漏极特征以及源极/漏极触点212与其下方的源极/漏极特征在鳍202及202a上方形成并且横跨此等鳍。相似地，针对在多鳍有源区200中由栅极结构205控制的nfet，源极/漏极触点212及其下方的源极/漏极特征是在栅极结构205的一个侧面上，而源极/漏极触点214及其下方的源极/漏极特征是在栅极结构205的另一侧面上。此同样适用于多鳍有源区200中的pfet以及单鳍有源区300中的nfet及pfet。针对由栅极结构203控制的pfet，源极/漏极触点211及其下方的源极/漏极特征是在栅极结构203的一个侧面上，而源极/漏极触点213及其下方的源极/漏极特征是在栅极结构203的另一侧面上。针对由栅极结构205控制的pfet，源极/漏极触点213及其下方的源极/漏极特征是在栅极结构205的一个侧面上，而源极/漏极触点215及其下方的源极/漏极特征是在栅极结构205的另一侧面上。针对由栅极结构301控制的nfet，源极/漏极触点310及其下方的源极/漏极特征是在栅极结构301的一个侧面上，而源极/漏极触点312及其下方的源极/漏极特征是在栅极结构301的另一侧面上。最后，针对由栅极结构301控制的pfet，源极/漏极触点311及其下方的源极/漏极特征是在栅极结构301的一个侧面上，而源极/漏极触点313及其下方的源极/漏极特征是在栅极结构301的另一侧面上。

至少出于本揭示案的目的，仍认为包括多个鳍的fet是一个fet，只要此fet的源极/漏极特征及栅极结构设置在相同鳍上方即可。例如，甚至当元件横跨鳍204及鳍204a时，亦认为具有栅极结构203、在源极/漏极触点211及213下方的源极/漏极特征的元件是单个pfet。此同样适用于具有栅极结构及横跨两个以上鳍的源极/漏极特征的fet。

源极/漏极特征可在磊晶制程期间通过引入掺杂物质(包括：p型掺杂剂，诸如硼或bf2；n型掺杂剂，诸如磷或砷；及/或包括其组合的其他适宜掺杂剂)来原位掺杂。若源极/漏极特征不是原位掺杂，则进行植入制程(亦即，接面植入制程)以将对应掺杂剂引入源极/漏极特征中。在例示性实施例中，pfet的源极/漏极特征包括sigeb，而nfet的源极/漏极特征包括sip。其后可进行一或多个退火制程以活化源极/漏极特征。适宜退火制程包括快速热退火(rta)、雷射退火制程、其他适宜退火技术或其组合。

在一些实例中，介电材料层(有时被称为层间介电质(ild))将在基板上方沉积，进而填充在源极/漏极特征之间的空间及在栅极结构之间的空间。ild层将经历化学机械研磨制程以进行平坦化。

源极/漏极触点在源极/漏极特征上方形成。各向异性蚀刻制程是用以穿过ild层及源极/漏极特征而形成开口。随后，利用导电材料填充开口。在一些实例中，在将导电材料填充在开口中之前，可在开口中形成硅化物以减少接触电阻。硅化物可通过使硅与金属(诸如钛、钽、镍或钴)反应而形成。在一些实例中，硅化物可通过称为自对准硅化物或自对准多晶硅化物(salicide)的制程而形成。自对准多晶硅化物制程包括沉积先前提及的金属中的一种、退火以导致在金属与硅之间的反应、以及移除未反应的金属材料。为了防止杂质扩散至导电材料中，阻障层可在开口的侧壁上形成。阻障层可由单层氮化钛(tin)或氮化钽或多层诸如ti/tin、ta/tan层形成。在一些实例中，在形成硅化物及阻障层之后，在开口中填充导电材料。适宜导电材料包括钨(w)、铜(cu)、铝(al)、及钴(co)。

在一些实施例中，如图1所示，多鳍有源区200沿着y方向或鳍202、202a、204、204a、302、及304的方向邻接单鳍有源区300。在一些实施例中，尽管多鳍有源区200邻接单鳍有源区300，其等通过隔离特征400a隔离。特定言之，在图1中，多鳍有源区200中没有鳍持续地延伸至单鳍有源区300中。隔离特征400a包括虚拟介电栅极。如上文所述，为了形成规则栅极结构，通常于将形成栅极结构的位置处形成由多晶硅形成的虚拟栅极，并且随后移除虚拟栅极并利用高介电常数金属栅极堆叠替代。在本文中，就制造隔离特征400a而言，虚拟栅极首先于形成隔离特征400a的位置处形成。然而，在移除虚拟栅极之后，与利用高介电常数金属栅极堆叠替代虚拟栅极不同，使用介电材料以替代虚拟栅极。在一些实例中，隔离特征400a由氧化硅(sio2)、氮化硅(sin)、碳化硅(sic)、氮氧化硅(sion)、其他适宜材料、及/或其组合形成。

在一些实施例中，源极/漏极触点的各者实质上是矩形形状。沿着x方向，源极/漏极触点210、211、212、213、214、215、310、311、312、及313分别具有长度x1、x2、x3、x4、x5、x6、x7、及x8。在一些实施例中，x1实质上等于x2，x3实质上等于x4，x5实质上等于x6，并且x7实质上等于x8。此外，沿着y方向，源极/漏极触点310具有宽度y1并且源极/漏极触点312具有宽度y2。在一些实施例中，源极/漏极触点210及312电气连接至vss线(亦称为源节点)。在彼等实施例中，x1超过x3的1.5倍。相似地，x7超过x3的1.5倍。在一些其他实施例中，为了减小在源极/漏极触点214与源极/漏极触点310之间的接触电容，有意地缩短源极/漏极触点310。在其中多鳍有源区200包括用于其nfet(多个nfet)及pfet(多个pfet)的两个以上鳍的一些实施例中，x3是x5的1.1至3.0倍。换言之，在此等实施例中，x3与x5的比率在1.1与3.0之间变化。在一些其他实施例中，若多鳍有源区200包括两个以上鳍，则x3是x5的2至4倍。在其中多鳍有源区200包括用于其nfet(多个nfet)及pfet(多个pfet)的两个鳍的情况中，x3是x5的约1.1至2.0倍。换言之，在此等情况中x3与x5的比率在1.1与2.0之间变化。在一些其他实施例中，若多鳍有源区200包括两个鳍，则x3是x5的1.3至2.0倍。在一些实例中，y1与y2实质上相同。然而，在其中隔离特征减小在靠近源极/漏极触点310的区域中的负载效应的实例中，y1是y2的约1.1倍。亦即，y1比y2大10％。

请参照图2，其中图示了根据本揭示的态样的半导体元件1100的俯视图。半导体元件1100包括鳍1202、1202a、1204、1204a、1302、及1304。鳍1202、1202a、1204、及1204a在多鳍有源区1200中形成，而鳍1302及1304在单鳍有源区1300内形成。在一些实例中，鳍1202及1202a在半导体基板1110上的p型阱上方形成，并且鳍1204及1204a在半导体基板1110上的n型阱上方形成。在一些实施例中，在完成多鳍有源区1200时，鳍1202及1202a是至少一个n型fet(nfet)的部分并且鳍1204及1204a是至少一个p型fet(pfet)的组成部分。尽管图2图示了在多鳍有源区1200中的nfet及pfet的各者包括两个鳍，在审查本揭示案后熟悉此项技术者可了解到每个fet具有两个以上鳍的实施例。在多鳍有源区1200的各个fet包括两个鳍的情况中，多鳍有源区可被称为双鳍有源区。在一些实施例中，多鳍有源区1200及单鳍有源区1300的各者构成标准电池。在彼方面，多鳍有源区1200可被称为多鳍标准电池并且单鳍有源区1300可被称为单鳍标准电池。

在一些实施例中，鳍1302在其中形成鳍1202及1202a的相同p型阱上方形成，并且鳍1304在其中形成鳍1204及1204a的相同n型阱上方形成。在完成单鳍有源区1300时，鳍1302是nfet的部分并且鳍1304是pfet的组成部分。如其名称表示，在多鳍有源区1200中的各个nfet及pfet包括一个以上鳍，而在单鳍有源区1300中的nfet及pfet的各者包括单个鳍。半导体基板1110及鳍1202a、1202、1204、1204a、1302及1304含有与上文关于图1所述的彼等相似的材料并且以与上文关于图1所述的彼等相似的方式形成。

如图2所示，在一些实施例中，多鳍有源区1200包括栅极结构1201、1203、1205、及1207，并且单鳍有源区1300包括栅极结构1305、1301及1303。栅极结构1201、1203、1205、及1207在鳍1202a、1202、1204、及1204a上方形成并且横跨此等鳍。栅极结构1305、1301及1303在鳍1302及1304上方形成并横跨此等鳍。在一些实施例中，栅极结构1201、1203、1205、1301、及1303含有与上文关于图1所述的彼等相似的材料并且以与上文关于图1所述的彼等相似的方式形成。特定言之，形成栅极结构1201、1203、1205、1301、及1303包括形成虚拟栅极以及移除并替代彼等虚拟栅极。在一些实例中，栅极结构1207及1305是虚拟栅极并且不由高介电常数金属栅极堆叠替代。出于相同原因，栅极结构1207及1305可有时分别被称为虚拟栅极1207及虚拟栅极1305。如下文将描述，可认为栅极结构1207及1305是隔离特征400b的部分。

源极/漏极(s/d)特征在非浮动栅极结构(诸如栅极结构1203、1205及1301)的任一侧面上的鳍上方形成。如图2所示，针对在多鳍有源区1200中由栅极结构1203控制的nfet，在源极/漏极触点1210下方形成一源极/漏极特征并且在源极/漏极触点1212下方形成一源极/漏极特征，其中源极/漏极触点1210及1212在栅极结构1203的不同侧面上。在一些实施例中，相对于在多鳍有源区1200中的任何fet，源极/漏极特征及其对应源极/漏极触点跨过彼fet的全部鳍形成并横跨此等鳍。例如，源极/漏极触点1210与其下方的源极/漏极特征以及源极/漏极触点1212与其下方的源极/漏极特征在鳍1202及1202a上方形成并横跨此等鳍。相似地，针对在多鳍有源区1200中由栅极结构1205控制的nfet，源极/漏极触点1212及其下方的源极/漏极特征是在栅极结构1205的一个侧面上，而源极/漏极触点1214及其下方的源极/漏极特征是在栅极结构1205的另一侧面上。此同样适用于多鳍有源区1200中的pfet以及单鳍有源区1300中的nfet及pfet。针对由栅极结构1203控制的pfet，源极/漏极触点1211及其下方的源极/漏极特征是在栅极结构1203的一个侧面上，而源极/漏极触点1213及其下方的源极/漏极特征是在栅极结构1203的另一侧面上。针对由栅极结构1205控制的pfet，源极/漏极触点1213及其下方的源极/漏极特征是在栅极结构1205的一个侧面上，而源极/漏极触点1215及其下方的源极/漏极特征是在栅极结构1205的另一侧面上。针对由栅极结构1301控制的nfet，源极/漏极触点1310及其下方的源极/漏极特征是在栅极结构1301的一个侧面上，而源极/漏极触点1312及其下方的源极/漏极特征是在栅极结构1301的另一侧面上。最后，针对由栅极结构1301控制的pfet，源极/漏极触点1311及其下方的源极/漏极特征是在栅极结构1301的一个侧面上，而源极/漏极触点1313及其下方的源极/漏极特征是在栅极结构1301的另一侧面上。图2中的源极/漏极特征及源极/漏极触点含有与上文关于图1所述的彼等相似的材料并且以与上文关于图1所述的彼等相似的方式形成。

本揭示案仍认为包括多个鳍的fet是一个fet，只要此fet的源极/漏极特征及栅极结构设置在相同鳍上方。例如，甚至当元件横跨鳍1204及鳍1204a时，认为具有栅极结构1203、在源极/漏极触点1211及1213下方的源极/漏极特征的元件是单个pfet。此同样适用于具有栅极结构及横跨两个以上鳍的源极/漏极特征的fet。

在一些实施例中，如图2所示，多鳍有源区1200沿着y方向或鳍1202、1202a、1204、1204a、1302、及1304的方向邻接单鳍有源区1300。在由图2所表示的实施例中，尽管多鳍有源区1200邻接单鳍有源区1300，其等通过隔离特征400b隔离。特定言之，多鳍有源区1200中没有鳍持续地延伸至单鳍有源区1300中。隔离特征400b包括在虚拟栅极1207与虚拟栅极1305之间的鳍切口区域。广义言之，认为虚拟栅极1207及1305是隔离特征400b的部分。如上文所述，栅极结构1207及1305是虚拟栅极并且不利用任何高介电常数金属栅极堆叠替代。在图2所示的实施例中，栅极间隔件1120在栅极结构1201、1203、1205、1207、1301、1303、及1305的侧壁上形成。栅极间隔件1120含有与上文关于图1所述的彼等相似的材料并且以与上文关于图1所述的彼等相似的方式形成。

在一些实施例中，源极/漏极触点的各者实质上是矩形形状。沿着x方向，源极/漏极触点1210、1211、1212、1213、1214、1215、1310、1311、1312、及1313分别具有长度x1、x2、x3、x4、x5、x6、x7、及x8。在一些实施例中，x1实质上等于x2，x3实质上等于x4，x5实质上等于x6，并且x7实质上等于x8。此外，沿着y方向，源极/漏极触点1310具有宽度y1并且源极/漏极触点1313具有宽度y2。在一些实施例中，源极/漏极触点1210及1312电气连接至vss线(亦称为源节点)。在彼等实施例中，x1超过x3的1.5倍。相似地，x7超过x3的1.5倍。在一些其他实施例中，为了减小在源极/漏极触点1214与源极/漏极触点1310之间的接触电容，有意地缩短源极/漏极触点1310。在其中多鳍有源区1200包括用于其nfet(多个nfet)及pfet(多个pfet)的两个以上鳍的一些实施例中，x3是x5的1.1至3.0倍。换言之，在此等实施例中，x3与x5的比率在1.1与3.0之间变化。在一些其他实施例中，若多鳍有源区200包括两个以上鳍，则x3是x5的2至4倍。在其中多鳍有源区1200包括用于其nfet(多个nfet)及pfet(多个pfet)的两个鳍的情况中，x3是x5的约1.1至2.0倍。换言之，在此等情况中x3与x5的比率在1.1与2.0之间变化。在一些其他实施例中，若多鳍有源区200包括两个鳍，则x3是x5的1.3至2.0倍。在一些实例中，y1与y2实质上相同。然而，在其中隔离特征减小在靠近源极/漏极触点1310的区域中的负载效应的实例中，y1是y2的约1.1倍。亦即，y1比y2大10％。

请参照图3，其绘示了根据本揭示案的态样的半导体元件2100的俯视图。半导体元件2100包括鳍2202、2202a、2204、2204a、2302、及2304。鳍2202、2202a、2204、及2204a在多鳍有源区2200中形成，而鳍2302及2304在单鳍有源区2300内形成。在一些实例中，鳍2202及2202a在半导体基板2110上的p型阱上方形成，并且鳍2204及2204a在半导体基板2110上的n型阱上方形成。在一些实施例中，在完成多鳍有源区2200时，鳍2202及2202a是至少一个n型fet(nfet)的部分并且鳍2204及2204a是至少一个p型fet(pfet)的组成部分。尽管图3图示了在多鳍有源区2200中的nfet及pfet的各者包括两个鳍，在审查本揭示案后熟悉此项技术者可了解到每个fet具有两个以上鳍的实施例。在多鳍有源区2200的各个fet包括两个鳍的情况中，多鳍有源区可被称为双鳍有源区。在一些实施例中，多鳍有源区2200及单鳍有源区2300的各者构成标准电池。在彼方面，多鳍有源区2200可被称为多鳍标准电池并且单鳍有源区2300可被称为单鳍标准电池。

在一些实施例中，鳍2302在其中形成鳍2202及2202a的相同p型阱上方形成，并且鳍2304在其中形成鳍2204及2204a的相同n型阱上方形成。在完成单鳍有源区2300时，鳍2302是nfet的部分并且鳍2304是pfet的组成部分。如其名称表示，在多鳍有源区2200中的各个nfet及pfet包括一个以上鳍，而在单鳍有源区2300中的nfet及pfet的各者包括单个鳍。半导体基板2110及鳍2202a、2202、2204、2204a、2302及2304含有与上文关于图1所述的彼等相似的材料并且以与上文关于图1所述的彼等相似的方式形成。

如图3所示，在一些实施例中，多鳍有源区2200包括栅极结构2201、2203、及2205并且单鳍有源区2300包括栅极结构2301及2303。栅极结构2201、2203、及2205在鳍2202a、2202、2204、及2204a上方形成并横跨此等鳍。栅极结构2301及2303在鳍2302及2304上方形成并且横跨此等鳍。在一些实施例中，栅极结构2201、2203、2205、2301、及2303含有与上文关于图1所述的彼等相似的材料并且以与上文关于图1所述的彼等相似的方式形成。特定言之，形成栅极结构2201、2203、2205、2301、及2303包括形成虚拟栅极并利用高介电常数金属栅极堆叠替代彼等虚拟栅极。

源极/漏极(s/d)特征在非浮动栅极结构(诸如栅极结构2203、2205及2301)的任一侧面上的鳍上方形成。如图3所示，针对在多鳍有源区2200中由栅极结构2203控制的nfet，在源极/漏极触点2210下方形成一源极/漏极特征并且在源极/漏极触点2212下方形成一源极/漏极特征，其中源极/漏极触点2210及2212在栅极结构2203的不同侧面上。在一些实施例中，相对于在多鳍有源区2200中的任何fet，源极/漏极特征及其对应源极/漏极触点跨过彼fet的全部鳍形成并横跨此等鳍。例如，源极/漏极触点2210与其下方的源极/漏极特征以及源极/漏极触点2212与其下方的源极/漏极特征在鳍2202及2202a上方形成并横跨此等鳍。相似地，针对在多鳍有源区2200中由栅极结构2205控制的nfet，源极/漏极触点2212及其下方的源极/漏极特征是在栅极结构2205的一个侧面上，而源极/漏极触点2214及其下方的源极/漏极特征是在栅极结构2205的另一侧面上。此同样适用于多鳍有源区2200中的pfet以及单鳍有源区2300中的nfet及pfet。针对由栅极结构2203控制的pfet，源极/漏极触点2211及其下方的源极/漏极特征是在栅极结构2203的一个侧面上，而源极/漏极触点2213及其下方的源极/漏极特征是在栅极结构2203的另一侧面上。针对由栅极结构2205控制的pfet，源极/漏极触点2213及其下方的源极/漏极特征是在栅极结构2205的一个侧面上，而源极/漏极触点2215及其下方的源极/漏极特征是在栅极结构2205的另一侧面上。针对由栅极结构2301控制的nfet，源极/漏极触点2310及其下方的源极/漏极特征是在栅极结构2301的一个侧面上，而源极/漏极触点2312及其下方的源极/漏极特征是在栅极结构2301的另一侧面上。最后，针对由栅极结构2301控制的pfet，源极/漏极触点2311及其下方的源极/漏极特征是在栅极结构2301的一个侧面上，而源极/漏极触点2313及其下方的源极/漏极特征是在栅极结构2301的另一侧面上。图3中的源极/漏极特征及源极/漏极触点含有与上文关于图1所述的彼等相似的材料并且以与上文关于图1所述的彼等相似的方式形成。

至少出于本揭示案的目的，仍认为包括多个鳍的fet是一个fet，只要此fet的源极/漏极特征及栅极结构设置在相同鳍上方。例如，甚至当元件横跨鳍2204及鳍2204a时，认为具有栅极结构2203、在源极/漏极触点2211及2213下方的源极/漏极特征的元件是单个pfet。此同样适用于具有栅极结构及横跨两个以上鳍的源极/漏极特征的fet。

在一些实施例中，如图3所示，多鳍有源区2200沿着y方向或鳍2202、2202a、2204、2204a、2302、及2304的方向邻接单鳍有源区2300。在由图3所表示的实施例中，尽管多鳍有源区2200邻接单鳍有源区2300，其等通过隔离特征400c隔离。特定言之，多鳍有源区2200中没有鳍持续地延伸至单鳍有源区2300中。隔离特征400c包括无栅极区域。亦即，在隔离特征400c所位于的区域中不形成栅极结构，包括任何虚拟栅极、虚拟介电栅极。在此等实施例中，隔离特征包括ild层。ild层含有与上文关于图1所述的彼等相似的材料并且以与上文关于图1所述的彼等相似的方式形成。在图3所示的实施例中，栅极间隔件2120在栅极结构2201、2203、2205、2301及2303的侧壁上形成。栅极间隔件2120含有与上文关于图1所述的彼等相似的材料并且以与上文关于图1所述的彼等相似的方式形成。

在一些实施例中，源极/漏极触点的各者实质上是矩形形状。沿着x方向，源极/漏极触点2210、2211、2212、2213、2214、2215、2310、2311、2312、及2313分别具有长度x1、x2、x3、x4、x5、x6、x7、及x8。在一些实施例中，x1实质上等于x2，x3实质上等于x4，x5实质上等于x6，并且x7实质上等于x8。此外，沿着y方向，源极/漏极触点2310具有宽度y1并且源极/漏极触点2312具有宽度y2。在一些实施例中，源极/漏极触点2210及2312电气连接至vss线(亦称为源节点)。在彼等实施例中，x1超过x3的1.5倍。相似地，x7超过x3的1.5倍。在一些其他实施例中，为了减小在源极/漏极触点2214与源极/漏极触点2310之间的接触电容，有意地缩短源极/漏极触点2310。在其中多鳍有源区2200包括用于其nfet(多个nfet)及pfet(多个pfet)的两个以上鳍的一些实施例中，x3是x5的1.1至3.0倍。换言之，在此等实施例中，x3与x5的比率在1.1与3.0之间变化。在一些其他实施例中，若多鳍有源区200包括两个以上鳍，则x3是x5的2至4倍。在其中多鳍有源区2200包括用于其nfet(多个nfet)及pfet(多个pfet)的两个鳍的情况中，x3是x5的约1.1至2.0倍。换言之，在此等情况中x3与x5的比率在1.1与2.0之间变化。在一些其他实施例中，若多鳍有源区200包括两个鳍，则x3是x5的1.3至2.0倍。在一些实例中，y1与y2实质上相同。然而，在其中隔离特征减小在靠近源极/漏极触点2310的区域中的负载效应的实例中，y1是y2的约1.1倍。亦即，y1比y2大10％。

请参照图4，其中图示了根据本揭示的态样的半导体元件3100的俯视图。半导体元件3100包括鳍3202、3202a、3204、及3204a。鳍3202a及3204a从多鳍有源区3200延伸至单鳍有源区3300中，而鳍3202及3204不延伸至其中。在一些实例中，鳍3202及3202a在半导体基板3110上的p型阱上方形成，并且鳍3204及3204a在半导体基板3110上的n型阱上方形成。在一些实施例中，在完成多鳍有源区3200时，在多鳍有源区中，鳍3202及3202a是至少一个n型fet(nfet)的部分并且鳍3204及3204a是至少一个p型fet(pfet)的组成部分。尽管图4图示了在多鳍有源区3200中的nfet及pfet的各者包括两个鳍，在审查本揭示后熟悉此项技术者可了解到每个fet具有两个以上鳍的实施例。在多鳍有源区3200的各个fet包括两个鳍的情况中，多鳍有源区可被称为双鳍有源区。在一些实施例中，多鳍有源区3200及单鳍有源区3300的各者构成标准电池。在彼方面，多鳍有源区3200可被称为多鳍标准电池并且单鳍有源区3300可被称为单鳍标准电池。

在由图4所表示的实施例中，鳍3202a在单鳍有源区3300中的部分在其中形成鳍3202及3202a的相同p型阱上方形成，并且鳍3204a在单鳍有源区3300中的部分在其中形成鳍3204及3204a的相同n型阱上方形成。在完成单鳍有源区3300时，鳍3202a在单鳍区域3300中的部分是在单鳍有源区中的至少一个nfet的组成部分并且鳍3204a在单鳍区域3300中的部分是在单鳍有源区中的至少一个pfet的组成部分。如其名称表示，在多鳍有源区3200中的各个nfet及pfet包括一个以上鳍，而在单鳍有源区3300中的nfet及pfet的各者包括单个鳍。半导体基板3110及鳍3202a、3202、3204、及3204a含有与上文关于图1所述的彼等相似的材料并且以与上文关于图1所述的彼等相似的方式形成。

如图4所示，在一些实施例中，多鳍有源区3200包括栅极结构3201、3203、及3205并且单鳍有源区3300包括栅极结构3301及3303。栅极结构3201、3203、及3205在鳍3202a、3202、3204、及3204a上方形成并且横跨此等鳍。栅极结构3301及3303在鳍3202a及3204a在单鳍有源区3300中的部分上方形成并且跨横跨此等部分。在图4所示的实施例中，半导体元件3100亦包括栅极结构3410及栅极结构3420，其二者均沿着x方向平行于栅极结构3201、3203、3205、3301、及3303设置。栅极结构3410及3420定位在多鳍有源区3200与单鳍有源区3300之间并且用作隔离特征400d的组成部分以隔离多鳍有源区3200与多鳍有源区。在一些实施例中，栅极结构3410在鳍3202及3202a上方形成，其中鳍3202在其下方仅延伸约一半。栅极结构3420在鳍3204及3204a上方形成，其中鳍3204在其下方延伸约一半。在一些实施例中，栅极结构3410及3420在x方向中对准，但彼此分离。在一些实施例中，栅极结构3201、3203、3205、3301、3303、3410、及3420含有与上文关于图1所述的彼等相似的材料并且以与上文关于图1所述的彼等相似的方式形成。特定言之，形成栅极结构3201、3203、3205、3301、3303、3410及3420包括形成虚拟栅极并利用高介电常数金属栅极堆叠替代彼等虚拟栅极。与栅极结构3201、3203、3205、3301、及3303相比，形成栅极结构3410及3420需要额外处理步骤。例如，为了形成栅极结构3410及3420，首先在其中将定位栅极结构3410及3420的位置上方形成连续虚拟栅极。在移除虚拟栅极之后并且形成高介电常数金属栅极堆叠替代移除的虚拟栅极之前，作为分离件的介电特征在中间(在此处栅极结构3410与3420分离)形成。其后，高介电常数金属栅极堆叠在介电特征的任一侧面上形成，由此形成分离的栅极结构3410及3420。栅极结构3410及3420可通过其他制程形成。例如，在利用高介电常数金属栅极堆叠替代虚拟栅极之后，高介电常数金属栅极堆叠的中间部分通过蚀刻移除以分离栅极结构3410及3420。在图4所示的实施例中，在栅极结构3201、3203、3205、3301、3303、3410、及3420的侧壁上形成栅极间隔件3120。栅极间隔件3120含有与上文关于图1所述的彼等相似的材料并且以与上文关于图1所述的彼等相似的方式形成。

源极/漏极(s/d)特征在非浮动栅极结构(诸如栅极结构3203、3205及3301)的任一侧面上的鳍上方形成。如图4所示，针对在多鳍有源区3200中由栅极结构3203控制的nfet，在源极/漏极触点3210下方形成一源极/漏极特征并且在源极/漏极触点3212下方形成一源极/漏极特征，其中源极/漏极触点3120及3212在栅极结构3203的不同侧面上。在一些实施例中，相对于在多鳍有源区3200中的任何fet，源极/漏极特征及其对应源极/漏极触点跨过彼fet的全部鳍形成并横跨此等鳍。例如，源极/漏极触点3210与其下方的源极/漏极特征以及源极/漏极触点3212与其下方的源极/漏极特征在鳍3202及3202a上方形成并横跨此等鳍。相似地，针对在多鳍有源区3200中由栅极结构3205控制的nfet，源极/漏极触点3212及其下方的源极/漏极特征是在栅极结构3205的一个侧面上，而源极/漏极触点3214及其下方的源极/漏极特征是在栅极结构3205的另一侧面上。此同样适用于多鳍有源区3200中的pfet以及单鳍有源区3300中的nfet及pfet。针对由栅极结构3203控制的pfet，源极/漏极触点3211及其下方的源极/漏极特征是在栅极结构3203的一个侧面上，而源极/漏极触点3213及其下方的源极/漏极特征是在栅极结构3203的另一侧面上。针对由栅极结构3205控制的pfet，源极/漏极触点3213及其下方的源极/漏极特征是在栅极结构3205的一个侧面上，而源极/漏极触点3215及其下方的源极/漏极特征是在栅极结构3205的另一侧面上。针对由栅极结构3301控制的nfet，源极/漏极触点3310及其下方的源极/漏极特征是在栅极结构3301的一个侧面上，而源极/漏极触点3312及其下方的源极/漏极特征是在栅极结构3301的另一侧面上。最后，针对由栅极结构3301控制的pfet，源极/漏极触点3311及其下方的源极/漏极特征是在栅极结构3301的一个侧面上，而源极/漏极触点3313及其下方的源极/漏极特征是在栅极结构3301的另一侧面上。图4中的源极/漏极特征及源极/漏极触点含有与上文关于图1所述的彼等相似的材料并且以与上文关于图1所述的彼等相似的方式形成。

至少出于本揭示案的目的，仍认为包括多个鳍的fet是一个fet，只要此fet的源极/漏极特征及栅极结构设置在相同鳍上方。例如，甚至当元件横跨鳍3204及鳍3204a时，亦认为具有栅极结构3203、在源极/漏极触点3211及3213下方的源极/漏极特征的元件是单个pfet。此同样适用于具有栅极结构及横跨两个以上鳍的源极/漏极特征的fet。

在一些实施例中，如图4所示，多鳍有源区3200沿着y方向或鳍3202、3202a、3204、及3204a的方向邻接单鳍有源区3300。在由图4所表示的实施例中，尽管多鳍有源区3200邻接单鳍有源区3200，其等通过隔离特征400d隔离。在一些实施例中，隔离特征400d包括隔离nfet及隔离pfet。隔离nfet包括在半导体基板3110上的p型阱上方形成的鳍3202a、栅极结构3410、源极/漏极触点3214及其下方的源极/漏极特征、以及源极/漏极触点3310及其下方的源极/漏极特征。通过互连通孔3415的途径，栅极结构3410电气连接至vss线(通常被称为低压线或源节点)，并且固定地断开在栅极结构3410上方形成的隔离nfet，进而关闭在跨过栅极结构3410的鳍3202a中的通道。隔离pfet包括在半导体基板3110上的n型阱上方形成的鳍3204a、栅极结构3420、源极/漏极触点3215及其下方的源极/漏极特征、以及源极/漏极触点3311及其下方的源极/漏极特征。通过互连通孔3425的途径，栅极结构3420电气连接至vdd线(通常是高压线)，并且固定地断开在栅极结构3420上方形成的隔离pfet，进而关闭在跨过栅极结构3420的鳍3204a中的通道。随着断开隔离nfet及pfet两者，通过隔离特征400d将多鳍有源区3200与单鳍有源区3300有效地隔离。

在一些实施例中，源极/漏极触点的各者实质上是矩形形状。沿着x方向，源极/漏极触点3210、3211、3212、3213、3214、3215、3310、3311、3312、及3313分别具有长度x1、x2、x3、x4、x5、x6、x7、及x8。在一些实施例中，x1实质上等于x2，x3实质上等于x4，x5实质上等于x6，并且x7实质上等于x8。此外，沿着y方向，源极/漏极触点3310具有宽度y1并且源极/漏极触点3312具有宽度y2。在一些实施例中，源极/漏极触点3210及3312电气连接至vss线(亦称为源节点)。在彼等实施例中，x1超过x3的1.5倍。相似地，x7超过x3的1.5倍。在一些其他实施例中，为了减小在源极/漏极触点3214与源极/漏极触点3310之间的接触电容，有意地缩短源极/漏极触点3310。在其中多鳍有源区3200包括用于其nfet(多个nfet)及pfet(多个pfet)的两个以上鳍的一些实施例中，x3是x5的1.1至3.0倍。换言之，在此等实施例中，x3与x5的比率在1.1与3.0之间变化。在一些其他实施例中，若多鳍有源区200包括两个以上鳍，则x3是x5的2至4倍。在其中多鳍有源区3200包括用于其nfet(多个nfet)及pfet(多个pfet)的两个鳍的情况中，x3是x5的约1.1至2.0倍。换言之，在此等情况中x3与x5的比率在1.1与2.0之间变化。在一些其他实施例中，若多鳍有源区200包括两个鳍，则x3是x5的1.3至2.0倍。在一些实例中，y1与y2实质上相同。然而，在其中隔离特征减小在靠近源极/漏极触点3310的区域中的负载效应的实例中，y1是y2的约1.1倍。亦即，y1比y2大10％。

请参照图5，其中图示了根据本揭示的态样的半导体元件4100的俯视图。半导体元件4100包括鳍4202、4202a、4204、及4204a。与图4所示的实施例不同，鳍4202及4204(而非鳍4202a及4204a)从多鳍有源区4200延伸至单鳍有源区4300中，而鳍4202a及4204a不延伸至其中。在一些实例中，鳍4202及4202a在半导体基板4110上的p型阱上方形成，并且鳍4204及4204a在半导体基板4110上的n型阱上方形成。在一些实施例中，在完成多鳍有源区4200时，在多鳍有源区中，鳍4202及4202a是至少一个n型fet(nfet)的组成部分并且鳍4204及4204a是至少一个p型fet(pfet)的组成部分。尽管图5图示了在多鳍有源区4200中的nfet及pfet的各者包括两个鳍，在审查本揭示案后熟悉此项技术者可了解到每个fet具有两个以上鳍的实施例。在多鳍有源区4200的各个fet包括两个鳍的情况中，多鳍有源区可被称为双鳍有源区。在一些实施例中，多鳍有源区4200及单鳍有源区4300的各者构成标准电池。在彼方面，多鳍有源区4200可被称为多鳍标准电池并且单鳍有源区4300可被称为单鳍标准电池。

在由图5所表示的实施例中，鳍4202在单鳍有源区4300中的部分在其中形成鳍4202及4202a的相同p型阱上方形成，并且鳍4204在单鳍有源区4300中的部分在其中形成鳍4204及4204a的相同n型阱上方形成。在完成单鳍有源区4300时，鳍4202在单鳍区域4300中的部分是在单鳍有源区中的至少一个nfet的组成部分并且鳍4204在单鳍区域4300中的部分是在单鳍有源区中的至少一个pfet的组成部分。如其名称表示，在多鳍有源区4200中的各个nfet及pfet包括一个以上鳍，而在单鳍有源区4300中的nfet及pfet的各者包括单个鳍。半导体基板4110及鳍4202a、4202、4204、及4204a含有与上文关于图1所述的彼等相似的材料并且以与上文关于图1所述的彼等相似的方式形成。

如图5所示，在一些实施例中，多鳍有源区4200包括栅极结构4201、4203、及4205并且单鳍有源区4300包括栅极结构4301及4303。栅极结构4201、4203、及4205在鳍4202a、4202、4204、及4204a上方形成并且横跨此等鳍。栅极结构4301及4303在鳍4202a及4204a在单鳍有源区4300中的部分上方形成并且横跨此等部分。在图5所示的实施例中，半导体元件4100亦包括栅极结构4410及栅极结构4420，其二者均沿着x方向平行于栅极结构4201、4203、4205、4301、及4303设置。栅极结构4410及4420定位在多鳍有源区4200与单鳍有源区4300之间并且用作隔离特征400e的组成部分以隔离多鳍有源区4200与多鳍有源区。在一些实施例中，栅极结构4410在鳍4202及4202a上方形成，其中鳍4202a在其下方仅延伸约一半。栅极结构4420在鳍4204及4204a上方形成，其中鳍4204a在其下方延伸约一半。在一些实施例中，栅极结构4410及4420在x方向中对准，但彼此分离。在一些实施例中，栅极结构4201、4203、4205、4301、4303、4410、及4420含有与上文关于图1所述的彼等相似的材料并且以与上文关于图1所述的彼等相似的方式形成。特定言之，形成栅极结构4201、4203、4205、4301、4303、4410及4420包括形成虚拟栅极并利用高介电常数金属栅极堆叠替代彼等虚拟栅极。与栅极结构4201、4203、4205、4301、及4303相比，形成栅极结构4410及4420需要额外处理步骤。例如，为了形成栅极结构4410及4420，首先在其中将定位栅极结构4410及4420的位置上方形成连续虚拟栅极。在移除虚拟栅极之后并且形成高介电常数金属栅极堆叠替代移除的虚拟栅极之前，作为分离件的介电特征在中间(在此处栅极结构4410与4420将分离)形成。其后，高介电常数金属栅极堆叠在介电特征的任一侧面上形成，由此形成分离的栅极结构4410及4420。栅极结构4410及4420可通过其他制程形成。例如，在利用高介电常数金属栅极堆叠替代虚拟栅极之后，高介电常数金属栅极堆叠的中间部分通过蚀刻移除以分离栅极结构4410及4420。在图5所示的实施例中，栅极间隔件4120在栅极结构4201、4203、4205、4301、4303、4410、及4420的侧壁上形成。栅极间隔件4120含有与上文关于图1所述的彼等相似的材料并且以与上文关于图1所述的彼等相似的方式形成。

源极/漏极(s/d)特征在非浮动栅极结构(诸如栅极结构4203、4205及4301)的任一侧面上的鳍上方形成。如图5所示，针对在多鳍有源区4200中由栅极4203控制的nfet，在源极/漏极触点4210下方形成一源极/漏极特征并且在源极/漏极触点4212下方形成一源极/漏极特征，其中源极/漏极触点4210及4212在栅极结构4203的不同侧面上。在一些实施例中，相对于在多鳍有源区4200中的任何fet，源极/漏极特征及其对应源极/漏极触点跨过彼fet的全部鳍形成并横跨此等鳍。例如，源极/漏极触点4210与其下方的源极/漏极特征以及源极/漏极触点4212与其下方的源极/漏极特征在鳍4202及4202a上方形成并横跨此等鳍。相似地，针对在多鳍有源区4200中由栅极结构4205控制的nfet，源极/漏极触点4212及其下方的源极/漏极特征是在栅极结构4205的一个侧面上，而源极/漏极触点4214及其下方的源极/漏极特征是在栅极结构4205的另一侧面上。此同样适用于多鳍有源区4200中的pfet以及单鳍有源区4300中的nfet及pfet。针对由栅极结构4203控制的pfet，源极/漏极触点4211及其下方的源极/漏极特征是在栅极结构4203的一个侧面上，而源极/漏极触点4213及其下方的源极/漏极特征是在栅极结构4203的另一侧面上。针对由栅极结构4205控制的pfet，源极/漏极触点4213及其下方的源极/漏极特征是在栅极结构4205的一个侧面上，而源极/漏极触点4215及其下方的源极/漏极特征是在栅极结构4205的另一侧面上。针对由栅极结构4301控制的nfet，源极/漏极触点4310及其下方的源极/漏极特征是在栅极结构4301的一个侧面上，而源极/漏极触点4312及其下方的源极/漏极特征是在栅极结构4301的另一侧面上。最后，针对由栅极结构4301控制的pfet，源极/漏极触点4311及其下方的源极/漏极特征是在栅极结构4301的一个侧面上，而源极/漏极触点4313及其下方的源极/漏极特征是在栅极结构4301的另一侧面上。图5中的源极/漏极特征及源极/漏极触点含有与上文关于图1所述的彼等相似的材料并且以与上文关于图1所述的彼等相似的方式形成。

本揭示案仍认为包括多个鳍的fet是一个fet，只要此fet的源极/漏极特征及栅极结构设置在相同鳍上方。例如，甚至当元件横跨鳍4204及鳍4204a时，亦认为具有栅极结构4203、在源极/漏极触点4211及4213下方的源极/漏极特征是单个pfet。此同样适用于具有栅极结构及横跨两个以上鳍的源极/漏极特征的fet。

在一些实施例中，如图5所示，多鳍有源区4200沿着y方向或鳍4202、4202a、4204、及4204a的方向邻接单鳍有源区4300。在由图5所表示的实施例中，尽管多鳍有源区4200邻接单鳍有源区4300，其等通过隔离特征400e隔离。在一些实施例中，隔离特征400e包括隔离nfet及隔离pfet。隔离nfet包括在半导体基板4110上的p型阱上方形成的鳍4202、栅极结构4410、源极/漏极触点4214及其下方的源极/漏极特征、以及源极/漏极触点4310及其下方的源极/漏极特征。通过互连通孔4415的途径，栅极结构4410电气连接至vss线(通常被称为低压线或源节点)，并且固定地断开在栅极结构4410上方形成的隔离nfet，进而关闭在跨过栅极结构4410的鳍4202中的通道。隔离pfet包括在半导体基板4110上的n型阱上方形成的鳍4204、栅极结构4420、源极/漏极触点4215及其下方的源极/漏极特征、以及源极/漏极触点4311及其下方的源极/漏极特征。通过互连通孔4425的途径，栅极结构4420电气连接至vdd线(通常是高压线)，并且固定地断开在栅极结构4420上方形成的隔离pfet，关闭在跨过栅极结构4420的鳍4204中的通道。随着断开隔离nfet及pfet，通过隔离特征400e将多鳍有源区4200与单鳍有源区4300有效地隔离。

在一些实施例中，源极/漏极触点的各者实质上是矩形形状。沿着x方向，源极/漏极触点4210、4211、4212、4213、4214、4215、4310、4311、4312、及4313分别具有长度x1、x2、x3、x4、x5、x6、x7、及x8。在一些实施例中，x1实质上等于x2，x3实质上等于x4，x5实质上等于x6，并且x7实质上等于x8。此外，沿着y方向，源极/漏极触点4310具有宽度y1并且源极/漏极触点4312具有宽度y2。在一些实施例中，源极/漏极触点4210及4312经电气连接至vss线(亦称为源节点)。在彼等实施例中，x1超过x3的1.5倍。相似地，x7超过x3的1.5倍。在一些其他实施例中，为了减小在源极/漏极触点4214与源极/漏极触点4310之间的接触电容，有意地缩短源极/漏极触点4310。在其中多鳍有源区4200包括用于其nfet(多个nfet)及pfet(多个pfet)的两个以上鳍的一些实施例中，x3是x5的1.1至3.0倍。换言之，在此等实施例中，x3与x5的比率在1.1与3.0之间变化。在一些其他实施例中，若多鳍有源区200包括两个以上鳍，则x3是x5的2至4倍。在其中多鳍有源区4200包括用于其nfet(多个nfet)及pfet(多个pfet)的两个鳍的情况中，x3是x5的约1.1至2.0倍。换言之，在此等情况中x3与x5的比率在1.1与2.0之间变化。在一些其他实施例中，若多鳍有源区200包括两个鳍，则x3是x5的1.3至2.0倍。在一些实例中，y1与y2实质上相同。然而，在其中隔离特征减小在靠近源极/漏极触点4310的区域中的负载效应的实例中，y1是y2的约1.1倍。亦即，y1比y2大10％。

多鳍有源区200、1200、2200、3200、4200及单鳍有源区300、1300、2300、3300、4300的各者可被视为标准电池。亦即，认为半导体元件100(或1100、2100、3100、4100)是两个标准电池的行(沿着x方向)。在审查本揭示案后，熟悉此项技术者应了解本揭示案不仅涵盖数个标准电池的行，亦涵盖大量标准电池的阵列。出于说明的目的，图1至图5图示了根据本揭示的态样的两种标准电池以阐明半导体元件100(或1100、2100、3100、4100)的优点。

请参照图6，其中图示了根据本揭示案的态样的在半导体电池阵列500中的两列标准电池510及520的示意性俯视图。出于说明的目的，图6图示了第一列标准电池510(后文称为“第一列”)包括标准电池511、512、513、514、及515并且第二列标准电池(“第二列”)包括标准电池521、522、523、524、及525。标准电池511-515横跨n型阱610及p型阱620并且标准电池521-525横跨p型阱620及另一n型阱630。以此方式排列，第一列510的标准电池511-515与第二列520的标准电池521-525共享相同p型阱620。此外，在此等实施例中，标准电池511-515的nfet靠近标准电池521-525的nfet。半导体电池阵列500亦可经重新排列以使得第一列510与第二列520共享相同n型阱。例如，第一列510可在左手侧上具有其pfet并且在右手侧上具有其nfet，而第二列520可在右手侧上具有其pfet并且在左手侧上具有其nfet。以此种方式，第一列510的pfet可与第二列520的pfet共享相同n型阱。在一些实例中，半导体电池阵列500可通过具有邻接第一列510或第二列520的更多列标准电池或通过将更多标准电池添加至第一列510及第二列520来比例化。在彼等实例中，在第一列510附近的一列标准电池可具有与第一列510中的标准电池511-515共享相同n型阱610的pfet。相似地，在第二列520附近的一列标准电池可具有与第二列520中的标准电池521-525共享相同n型阱630的pfet。

标准电池511-515以及521-525的各者可由多鳍有源区构成以用作多鳍元件或由单鳍有源区构成以用作单鳍元件。有时，由多鳍有源区构成的标准电池可被称为多鳍标准电池。相似地，由单鳍有源区构成的标准电池可被称为单鳍标准电池。例如，相对于第一列510，如图6所示，标准电池512及514是多鳍元件并且标准电池511、513及515是单鳍元件。相对于第二列520，标准电池521、524及525是多鳍元件，而标准电池522及523是单鳍元件。就电路设计而言，标准电池512、514、521、524、及525是多鳍标准电池并且标准电池511、513、515、522、及523是单鳍标准电池。在一些实施例中，第一列510及第二列520沿着相同长度(沿着设置在第一列510及第二列520上方的鳍的长度方向)跨越。在彼等实施例中，第一列510及第二列520实质上是矩形形状并且具有沿着鳍的长度方向的相同长度。在一些实例中，第一列及第二列510及520沿着y方向的长度与栅极结构(包括介电虚拟栅极)的数量成比例。亦即，当第一列510的长度实质上等于第二列520的长度时，在第一列510及第二列520中的栅电极的数量实质上相似。

取决于半导体元件100或半导体电池阵列500的设计，单鳍有源区300(或单鳍标准电池)及多鳍有源区200(或多鳍标准电池)可包括各种元件。在电路设计中，尽管快速切换速度及低泄漏电流几乎总是最佳的，有时它们不可同时获得并且必须做出折衷。在彼等情况中，若在某些节点或应用中与泄漏相比速度更为重要，则多鳍标准电池优于单鳍标准电池。然而，若在另一节点或应用中与速度相比泄漏更为重要，则单鳍标准电池可能更优于多鳍标准电池。常规地，若电路需要单鳍元件及多鳍元件两者，则其等在基板上以不同群集制造并且经由互连结构连接。本揭示案中的实施例允许彼此靠近放置多鳍标准电池及单鳍标准电池以满足在速度及泄漏方面的设计需求，因此消除对复杂互连结构的需要。

因此，本揭示案提供了半导体元件及半导体电池阵列的实例。在一些实施例中，半导体元件包括多鳍有源区、单鳍有源区、以及在多鳍有源区与单鳍有源区之间的隔离特征。多鳍有源区包括第一群鳍、平行于第一群鳍的第二群鳍、第一n型场效晶体管(fet)、第一p型fet。第一n型fet包括设置在第一群鳍上方的第一栅极结构以及在第一栅极结构的任一侧面上的第一源极/漏极(s/d)触点。源极/漏极触点的各者设置在第一群鳍上方。第一p型fet包括设置在第二群鳍上方的第一栅极结构以及在第一栅极结构的任一侧面上的第二源极/漏极触点。源极/漏极触点的各者设置在第二群鳍上方。单鳍有源区邻接多鳍有源区。单鳍有源区包括第一鳍、与第一鳍不同的第二鳍、第二n型fet、及第二p型fet。第二n型fet包括设置在第一鳍上方的第二栅极结构以及在第二栅极结构的任一侧面上的第三源极/漏极触点。第三源极/漏极触点的各者设置在第一鳍上方。第二p型fet包括设置在第二鳍上方的第二栅极结构以及在第二栅极结构的任一侧面上的第四源极/漏极触点。第四源极/漏极触点的各者经设置在第二鳍上方。隔离特征平行于第一及第二栅极结构。

在一些实施例中，半导体元件的第一鳍与第一群鳍的一对准并且第二鳍与第二群鳍的一对准。

在一些实施例中，半导体元件的隔离特征包括虚拟介电栅极。

在一些实施例中，半导体元件的隔离特征包括鳍切口区域。

在一些实施例中，半导体元件的隔离特征包括隔离p型fet及隔离n型fet。隔离p型fet包括电气连接至vdd线的栅极并且隔离n型fet包括电气连接至vss线的栅极。

本揭露另一实施方式中，半导体元件的第一及第二源极/漏极触点包括远离单鳍有源区的第一组源极/漏极触点及靠近单鳍有源区的第二组源极/漏极触点。第一组源极/漏极触点的各者具有平行于第一栅极结构的第一长度并且第二组源极/漏极触点的各者具有平行于第一栅极结构的第二长度。第一长度大于第二长度。在一些此等实施例中，半导体元件的第三及第四源极/漏极触点包括靠近多鳍有源区的第三组源极/漏极触点及远离多鳍有源区的第四组源极/漏极触点。第三组源极/漏极触点的各者具有平行于第二栅极结构的第三长度并且第四组源极/漏极触点的各者具有平行于第二栅极结构的第四长度。第三长度小于第二长度。

在一些实施例中，第一长度是第二长度的至少1.5倍，第一群鳍包含两个以上鳍，第二群鳍包含两个以上鳍，并且第二长度与第三长度的比率在2与4之间变化。

在一些实施例中，第三组源极/漏极触点的各者具有平行于第一鳍的第一宽度并且第四组源极/漏极触点的各者具有平行于第一鳍的第二宽度。第一宽度大于第二宽度。

在一些实施例中，半导体电池阵列包括第一列标准电池及第二列标准电池。第一列标准电池的各者包括p型场效晶体管(fet)及n型fet。第二列标准电池的各者包括p型fet及n型fet。在第一列标准电池中的n型fet与在第二列标准电池中的n型fet共享相同p型阱。第一列标准电池包括多鳍标准电池及单鳍标准电池。多鳍标准电池靠近单鳍标准电池。多鳍标准电池通过隔离特征从单鳍标准电池隔离。

在一些实施例中，多鳍标准电池包括第一栅极结构及靠近单鳍标准电池的第一源极/漏极(s/d)触点。第一栅极结构及第一源极/漏极触点设置在多个鳍上方。单鳍标准电池包括平行于第一栅极结构的第二栅极结构及靠近多鳍标准电池的第二源极/漏极(s/d)触点。第二栅极结构及第二源极/漏极触点设置在鳍上方。

在一些实施例中，第一源极/漏极触点的各者包括平行于第一栅极结构的第一长度并且第二源极/漏极触点的各者包括平行于第二栅极结构的第二长度。

在一些实施例中，第一长度与第二长度的比率在1.1与3.0之间变化。

在一些实施例中，多鳍标准电池邻接单鳍标准电池以使得单鳍标准电池中的鳍与多鳍标准电池中的多个鳍之一对准。

在一些实施例中，第一列标准电池及第二列标准电池的各者是矩形形状并且在第一列标准电池中的栅极结构的总数与在第二列标准电池中的栅极结构的总数一致。

在一些实施例中，半导体元件包括双鳍有源区、邻接双鳍有源区的单鳍有源区、及在双鳍有源区与单鳍有源区之间的隔离特征。双鳍有源区包括第一对鳍、平行于第一对鳍的第二对鳍、第一n型场效晶体管(fet)(包括设置在第一对鳍上方的第一栅极结构及在第一栅极结构的任一侧面上的第一源极/漏极(s/d)触点，第一源极/漏极触点的各者设置在第一对鳍上方)、第一p型fet(包括设置在第二对鳍上方的第一栅极结构及在第一栅极结构的任一侧面上的第二源极/漏极(s/d)触点，第二源极/漏极触点的各者设置在第二对鳍上方)。单鳍有源区包括第一鳍、与第一鳍不同的第二鳍、第二n型fet(包括设置在第一鳍上方的第二栅极结构及在第二栅极结构的任一侧面上的第三源极/漏极触点，第三源极/漏极触点的各者设置在第一鳍上方)、第二p型fet(包括设置在第二鳍上方的第二栅极结构及在第二栅极结构的任一侧面上的第四源极/漏极触点，第四源极/漏极触点的各者设置在第二鳍上方)；以及在双鳍有源区与单鳍有源区之间的隔离特征，隔离特征平行于第一及第二栅极结构。在一些此等实施例中，第一鳍与第一对鳍的一对准并且第二鳍与第二对鳍的一对准。

在一些实施例中，隔离特征包含虚拟介电栅极。在一些其他实施例中，隔离特征包括鳍切口区域。

在一些实施例中，隔离特征包括隔离p型fet及隔离n型fet。

在一些实施例中，隔离p型fet包括电气连接至vdd线的栅极并且隔离n型fet包括电气连接至vss线的栅极。

在一些实施例中，半导体元件的第一及第二源极/漏极触点包括远离单鳍有源区的第一组源极/漏极触点及靠近单鳍有源区的第二组源极/漏极触点。第一组源极/漏极触点的各者具有平行于第一栅极结构的第一长度。第二组源极/漏极触点的各者具有平行于第一栅极结构的第二长度。第一长度大于第二长度。第三及第四源极/漏极触点包括靠近双鳍有源区的第三组源极/漏极触点及远离双鳍有源区的第四组源极/漏极触点。第三组源极/漏极触点的各者具有平行于第二栅极结构的第三长度并且第四组源极/漏极触点的各者具有平行于第二栅极结构的第四长度。第二长度大于第三长度。

在一些实施例中，第二长度与第三长度的比率在1.3与2.0之间变化。

在一些实施例中，第一n型fet与第二n型fet共享p型阱，并且第一p型fet与第二p型fet共享n型阱。

上文概述了若干实施例的特征，使得熟悉此项技术者可更好地理解本揭露的态样。熟悉此项技术者应了解，可轻易使用本揭示案作为设计或修改其他制程及结构的基础，以便实施本文所介绍的实施例的相同目的及/或实现相同优势。熟悉此项技术者亦应认识到，此类等效结构并未脱离本揭示的精神及范畴，且可在不脱离本揭示案的精神及范畴的情况下产生本文的各种变化、替代及更改。