半导体器件的制作方法
【专利摘要】本公开提供一种半导体器件，所述半导体器件包括：第一导电型主体层；第二导电型电场限制环，设置在第一导电型主体层的上部中；电阻层，设置在第二导电型电场限制环之下；第二导电型阳极层，设置在第一导电型主体层的上部上。由于电阻层设置在第二导电型电场限制环之下，可有优势地影响半导体器件的击穿电压并提高半导体器件的耐用性。
【专利说明】半导体器件
[0001]本申请要求于2014年10月22日提交到韩国知识产权局的第10-2014-0143205号韩国专利申请的优先权和权益，所述韩国专利申请的公开内容通过引用被包含于此。
技术领域
[0002]本公开涉及一种半导体器件。
【背景技术】
[0003]最近，已要求高速开关二极管具有软恢复特性及快速开关特性。还已经要求这样的高速开关二极管具有耐用特性，以在能够耐受反向浪涌电压的器件中使用。
[0004]因为在二极管中通常使用的p-n结二极管使用少数载流子，所以由于传导调制效应而可能使正向电压降低。
[0005]然而，这种高速开关二极管具有快速开关特性，可能由于少数载流子的反向恢复特性而致使快速开关特性劣化。
[0006]在沿着反向迅速地施加电压的情形下，在正向电流在p-n结二极管中流动的状态下，由p-n结二极管的p-n结部分注入的少数载流子沿着反向运动，导致大的反向电流瞬时流动。
[0007]在这种情况下，在少数载流子泄漏或消散之前电流流动的特性可称为反向恢复特性。
[0008]这样的高速开关二极管通常分为快速恢复二极管(FRD)、高效二极管(HED)或者肖特基势皇二极管(SBD)。
[0009]这里，虽然就结构而言，FRD是一般的p-n结二极管，但是FRD是能够在被截止之后能够使少数载流子快速消散的二极管，其通过使用诸如铂、金等的杂质通过电子、中子等的辐射来将杂质扩散到硅中，从而增加电子和空穴的复合中心。
[0010]当将具有比击穿电压高的水平的浪涌电压沿反向施加到FRD时，半导体器件能够耐受施加的浪涌电压而不被击穿或能够吸收大量的电压的能力的程度被称作单脉冲雪崩能量(Eas)特性。
[0011]当将具有比半导体器件的击穿电压高的水平的反向浪涌电压施加到高耐压FRD时，与电场在阳极层上的集中相比，电场倾向于被集中在电场限制环(相对脆弱的元件)上。
[0012]由于电场被集中在具有比阳极层小的面积的电场限制环上，所以在电场限制环中发生器件的击穿。
[0013]由于器件的击穿，Eas耐受强度降低，导致器件的耐用性降低。
[0014]因此，已经需要一种具有耐用性、快速开关特性和软恢复特性的二极管。
[0015]下面的现有技术文献涉及肖特基势皇二极管。
[0016][现有技术文献]
[0017]第2006-228772号日本专利特开公报
【发明内容】
[0018]本公开的示例性实施例可提供一种包括电阻层的半导体器件。
[0019]根据本公开的示例性实施例，一种半导体器件可包括:第一导电型主体层；第二导电型电场限制环，设置在第一导电型主体层的上部中；电阻层，设置在第二导电型电场限制环之下；第二导电型阳极层，设置在第一导电型主体层的上部上。
[0020]根据本公开的示例性实施例，一种半导体器件可包括:第一导电型主体层；第二导电型电场限制环，设置在第一导电型主体层的上部中；第二导电型阳极层，被形成为接触第一导电型主体层的上部；路径设置层，设置在第二导电型电场限制环之下，并且形成允许电流流到第二导电型阳极层的路径。
【附图说明】
[0021]通过下面结合附图进行的详细描述，本公开的以上和其它方面、特点及其它优点将被更加清楚地理解，附图中:
[0022]图1和图2是根据本公开的示例性实施例的半导体器件的示意性的剖视图；
[0023]图3是根据本公开的另一示例性实施例的半导体器件的示意性的剖视图；
[0024]图4是根据本公开的另一示例性实施例的半导体器件的示意性的剖视图。
【具体实施方式】
[0025]现在将参照附图详细地描述本公开的示例性实施例。
[0026]然而，本公开可以以许多不同的形式实施，并且不应该被解释为局限于在此所阐述的实施例。更确切地说，提供这些实施例是为了使本公开将是彻底的和完整的，并将本公开的范围充分地传达给本领域的技术人员。
[0027]在附图中，为了清晰可能夸大元件的形状和尺寸，并且将始终使用相同的标号来指示相同或相似的元件。
[0028]可通过功率金属氧化物半导体场效应晶体管(MOSFET)、绝缘栅双极晶体管(IGBT)、多种类型的晶闸管和与上述器件相似的器件中的任一种来实施电源开关。在此将基于MOSFET技术来描述大部分新技术。然而，本公开的示例性实施例不限于MOSFET技术，并且除了 MOSFET之外，可以通用于其它类型的电源开关(诸如功率IGBT开关和多种类型的晶闸管)的技术。此外，本公开的示例性实施例将被描述为包括特定的P型区和η型区。然而，本公开的示例性实施例也可等效地适用于具有与下面将要描述的那些区域相反的导电型区域的器件。
[0029]此外，在此所使用的“η型”或“ρ型”可被定义为“第一导电型”或“第二导电型”。
另一方面，第一导电型和第二导电型表示不同的导电型。
[0030]另外，通常，“ + ”表示区域被重掺杂的状态，表示区域被轻掺杂的状态。在下文中，尽管为了使描述清晰，将描述第一导电型是η型并且第二导电型是ρ型的情形，但本公开不限于此。
[0031]图1和图2是根据本公开的示例性实施例的半导体器件的示意性的剖视图。
[0032]参照图1和图2，根据本公开的示例性实施例的半导体器件I可包括:第一导电型主体层10 ;第二导电型电场限制环40，设置在第一导电型主体层10的上部中；电阻层50，设置在第二导电型电场限制环40之下；第二导电型阳极层20，设置为接触第一导电型主体层10的上部。
[0033]第一导电型主体层10可以是具有相对较低的杂质浓度的η型半导体区域。
[0034]第二导电型阳极层20可通过将ρ型杂质掺杂到第一导电型主体层10的上部中而形成，并且第二导电型阳极层20可以是具有相对较高的杂质浓度的ρ+型半导体区域。
[0035]第二导电型阳极层20可被形成为接触第一导电型主体层10，从而与第一导电型主体层10形成p-n结。
[0036]作为载流子的电子和空穴分别出现在第一导电型主体层10和第二导电型阳极层20中，并通过p-n结彼此结合。
[0037]因此，在第一导电型主体层10和第二导电型阳极层20彼此接触的部分可形成耗尽区。
[0038]在将反向偏压施加到半导体器件I的情形下，耗尽区可以进一步扩展。
[0039]由于在耗尽区中不存在载流子，所以电流不会流经半导体器件。例如，一旦将反向偏压施加到半导体器件1，那么极其小量的电流流经半导体器件。
[0040]然而，一旦将具有超过反向极限电压的水平或耐受电压的水平的电压施加到半导体器件，那么半导体器件会发生雪崩击穿。在这种情形下，电场会集中在第二导电型阳极层的边缘部分。
[0041]为了防止电场集中在第二导电型阳极层的边缘部分，可在第一导电型主体层10的上部中设置第二导电型电场限制环40。
[0042]第二导电型电场限制环40可被形成为接触第二导电型阳极层20。
[0043]在第二导电型电场限制环40和第二导电型阳极层20被设置为彼此接触的情形下，p-n结可被形成为扩展耗尽区的宽度并防止半导体器件的耐受电压的损失。
[0044]例如，第二导电型电场限制环40可降低电场在耐高压器件的耗尽层的边缘部分的集中性，从而防止在施加正向偏压时电压的损失。
[0045]如上所述，一旦将具有超过反向极限电压或耐受电压的水平的电压施加到半导体器件，则半导体器件会产生雪崩击穿，并且大量的电流会沿着反向在半导体器件中流动，从而导致半导体器件的击穿。
[0046]因此，为了增加半导体器件的耐受电压，第一导电型主体层10可具有足够厚的厚度，从而可以充分地扩展耗尽区。
[0047]根据本公开的示例性实施例的半导体器件I可包括:n++型阴极层30，具有高浓度，被设置为接触第一导电型主体层10的下部。
[0048]n++型阴极层30可具有比第一导电型主体层10的杂质浓度更高的杂质浓度，从而防止耗尽区的厚度扩展。
[0049]因此，在形成阴极层30的情况下，第一导电型主体层10的厚度会变小。
[0050]可在阴极层30的下部设置阴极金属层80，阴极金属层80电连接至阴极层30 ;可在第二导电型阳极层20的上部上设置阳极金属层70，阳极金属层70电连接至第二导电型阳极层20。
[0051]在具有比额定电压以及半导体器件的电流水平高的水平的浪涌能量施加到半导体器件的情形下，半导体器件会被击穿。
[0052]单脉冲雪崩能量(Eas)测试是针对浪涌电压耐受性的测试，其中，当将浪涌电压施加到半导体器件时，半导体器件可吸收具有相对高的水平的电压和电流。
[0053]在将具有超过极限电压或耐受电压的水平的水平的电压沿反向施加到半导体器件的情形下，可通过使电流能够经过第二导电型阳极层20流出而提高器件的耐用性。
[0054]然而，在半导体器件是高耐压器件的情况下，由于第二导电型电场限制环的设计可能是复杂的，所以电场可被集中在与第二导电型阳极层相比而言相对较脆弱的部分中的第二导电型电场限制环上。
[0055]换言之，电流可经由具有比具有相对较大的面积的第二导电型阳极层的面积小的面积的第二导电型电场限制环流出。
[0056]结果，半导体器件可能在对应于第二导电型电场限制环40的部分被击穿，因此，Eas的耐受强度降低，从而导致器件的耐用性降低。
[0057]可在第一导电型主体层10中设置电阻层50，电阻层50邻近第一导电型主体层10中的第二导电型电场限制环40的下部。
[0058]电阻层50可被设置为邻近第二导电型电场限制环40，而不邻近阴极层30。
[0059]电阻层50可以是具有比第一导电型主体层10的杂质浓度低的杂质浓度的η型半导体区域或氧化物层。
[0060]由于电阻层50的电阻比第一导电型主体层10的电阻大，所以器件中的电流I不会流到电阻层50中。
[0061]电流I可通过具有相对低的水平的电阻的第一导电型主体层10流动到第二导电型阳极层20。
[0062]例如，电阻层50可引导路径的形成，电流I可通过该路径流动到第二导电型阳极层20中而不流动到第二导电型电场限制环40中。
[0063]这里，由于电阻层50可防止位于与半导体器件的第二导电型阳极层20相比相对较脆弱的部分中的第二导电型电场限制环40的击穿，所以半导体器件中的Eas的耐受强度增强，半导体器件的耐用性增强。
[0064]此外，由于电阻层50的电阻水平高于第一导电型主体层10的电阻水平，所以可增大半导体器件的击穿电压。
[0065]例如，由于电阻层50的杂质浓度低于第一导电型主体层10的杂质浓度，所以在施加反向偏压时耗尽层扩展的时候，电阻层50可被更快地耗尽。由于电阻层50的耗尽速度比第一导电型主体层10的耗尽速度快，所以可减小电场，以增大半导体器件的击穿电压水平。
[0066]根据本公开的示例性实施例的半导体器件I还可包括:高浓度η+型场阻止层60，设置在第一导电型主体层10的上部中。
[0067]高浓度η+型场阻止层60可用于防止耗尽层扩展至半导体器件的切割面(cutsurface)并防止形成漏电流。
[0068]图3是根据本公开的另一示例性实施例的半导体器件I的示意性的剖视图。
[0069]在图3中示出的组件中，将省略与图1中示出的那些组件相同的组件的描述。
[0070]参照图3，可在第二导电型电场限制环40之下的两个或更多个区域中形成电阻层50 ο
[0071]当在两个或更多个区域中形成电阻层50时，电流不能流到位于与第二导电型阳极层20相比相对较脆弱的部分中的第二导电型电场限制环40中。
[0072]因此，电阻层50可防止半导体器件中的第二导电型电场限制环40的击穿。
[0073]通过防止半导体器件的击穿，由于半导体器件中的Eas的耐受强度增强，所以半导体器件的耐用性可增强。
[0074]由于电阻层50可防止电流流到第二导电型电场限制环40中，所以半导体器件的耐用性可增强。
[0075]此外，由于电阻层50的电阻大于第一导电型主体层10的电阻，所以可增大半导体器件的击穿电压。
[0076]图4是根据本公开的另一示例性实施例的半导体器件I的示意性的剖视图。
[0077]在图4中示出的组件中，将省略与图1中示出的那些组件相同的组件的描述。
[0078]参照图4，可将电阻层50设置在除了第二导电型阳极层20的下部之外的区域中。
[0079]如上所述，由于电阻层50可防止位于与第二导电型阳极层20相比相对较脆弱的部分中的第二导电型电场限制环40的击穿，使得半导体器件中的Eas的耐受强度增强，所以半导体器件的耐用性可增强。
[0080]由于电阻层50可被设置在除了第二导电型阳极层20的下部之外的区域，以防止电流流到第二导电型电场限制环40中，所以半导体器件的耐用性可增强。
[0081]此外，电阻层50的电阻水平高于第一导电型主体层10的电阻水平，从而在半导体器件的击穿电压方面获得有优势的操作效果。
[0082]如上所述，根据本公开的示例性实施例，可以提供一种半导体器件，所述半导体器件能够在增大击穿电压的同时增强器件的耐用性。
[0083]虽然上面已经示出和描述了示例性实施例，但是对于本领域技术人员来说明显的是，在不脱离由权利要求限定的本公开的范围的情况下，可以进行修改和变型。
【主权项】
1.一种半导体器件，包括: 第一导电型主体层； 第二导电型电场限制环，设置在第一导电型主体层的上部中； 电阻层，设置在第二导电型电场限制环之下； 第二导电型阳极层，设置在第一导电型主体层的上部上。2.根据权利要求1所述的半导体器件，其中，所述电阻层是具有比第一导电型主体层的浓度低的浓度的第一导电型层或氧化物层。3.根据权利要求1所述的半导体器件，其中，在两个或更多个区域中形成所述电阻层。4.根据权利要求1所述的半导体器件，所述半导体器件还包括:第一导电型阴极层，具有高浓度，被设置为接触第一导电型主体层的下部。5.根据权利要求4所述的半导体器件，其中，所述电阻层设置在除了第二导电型阳极层的下部之外的区域中。6.根据权利要求4所述的半导体器件，其中，所述电阻层被设置为邻近第二导电型电场限制环，而不邻近第一导电型阴极层。7.根据权利要求4所述的半导体器件，所述半导体器件还包括:阴极金属层，设置在第一导电型阴极层的下部，并且电连接至第一导电型阴极层。8.根据权利要求1所述的半导体器件，所述半导体器件还包括:阳极金属层，设置在第二导电型阳极层的上部上，并且电连接至第二导电型阳极层。9.根据权利要求1所述的半导体器件，所述半导体器件还包括:第一导电型场阻止层，设置在第一导电型主体层的上部中，并且具有高浓度。10.一种半导体器件，包括: 第一导电型主体层； 第二导电型电场限制环，设置在第一导电型主体层的上部中； 第二导电型阳极层，被形成为接触第一导电型主体层的上部； 路径设置层，设置在第二导电型电场限制环之下，并且形成允许电流流到第二导电型阳极层的路径。11.根据权利要求10所述的半导体器件，其中，所述路径设置层是具有比第一导电型主体层的浓度低的浓度的第一导电型层或氧化物层。12.根据权利要求10所述的半导体器件，所述半导体器件还包括:第一导电型阴极层，具有高浓度，被设置为接触第一导电型主体层的下部。13.根据权利要求10所述的半导体器件，其中，所述路径设置层被设置在除了第二导电型阳极层的下部之外的区域中。14.根据权利要求12所述的半导体器件，其中，所述路径设置层被设置为邻近第二导电型电场限制环，而不邻近第一导电型阴极层。
【文档编号】H01L29/06GK106033768SQ201510102793
【公开日】2016年10月19日
【申请日】2015年3月9日
【发明人】张昌洙, 徐东秀, 牟圭铉, 朴在勋, 宋寅赫
【申请人】三星电机株式会社