一种钝化层制造方法及高压半导体功率器件的制作方法
【专利摘要】本发明提供了一种钝化层制造方法及高压半导体功率器件，所述方法包括通过丝网印刷在高压半导体功率器件上涂覆聚酰亚胺胶；对聚酰亚胺胶进行前烘和固化形成聚酰亚胺保护层；高压半导体功率器件采用上述方法制造。与现有技术相比，本发明提供的一种钝化层制造方法及高压半导体功率器件，不仅提高了半导体功率器件钝化层制造的工作效率并降低了工作成本，还提高了高压半导体功率器件的工作稳定性。
【专利说明】
一种钝化层制造方法及高压半导体功率器件
技术领域
[0001]本发明涉及高压半导体功率器件制备工艺技术领域，具体涉及一种钝化层制造方法及高压半导体功率器件。
【背景技术】
[0002]为了避免半导体功率器件被杂质离子污染或与周围环境中某些成分发生化学反应而导致其表面电学性能发生变化，需要在半导体功率器件中设置钝化层，以屏蔽来自外界的影响，保证其能够稳定和可靠的工作。但是这些杂质离子尤其是钠离子在钝化层中移动会引起电子积累，影响半导体功率器件表面的电场和分布，进而导致半导体功率器件工作时漏电流增大和击穿特性退化。
[0003]高压半导体功率器件工作在高温高压环境下时其钝化层中的杂质离子会变得更加活跃，通过电场作用进行再分布使得高压半导体功率器件的表面电场发生变化，击穿电压不稳定出现蠕变，漏电流持续增加最终导致器件失效。因此，对高压半导体功率器件的钝化层需要进行更加完善的钝化处理，使其具备较强的抗外界杂质离子污染能力和在高温高压环境下保持稳定的击穿电压和漏电流。
[0004]目前，高压半导体功率器件的钝化层工艺主要采用下述步骤:
[0005]1、在硅衬底表面生长二氧化硅层，并在其表面淀积介质层；
[000?] 2、在介质层表面淀积氮化娃层；
[0007]3、在氮化硅层上加工聚酰亚胺。
[0008]其中，聚酰亚胺的加工工艺与光刻胶工艺类似，包括涂胶、前烘、光刻、显影和固化等工序，步骤繁琐且具有较大的不可控因素概率。同时，采用上述工艺制造的聚酰亚胺还具有下述缺点:易发生脱落，影响金属电极质量和器件的电性能;每次加工过程仅能实现单片晶圆的加工作业，生产效率低，成本高;常规光刻机性能较低对聚酰亚胺加工后的厚度小于15um，不能满足高压半导体功率器件应用于高温高压环境时的性能要求。
【发明内容】
[0009]为了克服现有技术的缺陷，本发明提供了一种钝化层制造方法及高压半导体功率器件。
[0010]第一方面，本发明中一种钝化层制造方法的技术方案是:
[0011]所述方法包括:
[0012]通过丝网印刷在高压半导体功率器件上涂覆聚酰亚胺胶；
[0013]对所述聚酰亚胺胶进行前烘和固化形成聚酰亚胺保护层。
[0014]本发明进一步提供的优选技术方案为:所述在高压半导体功率器件上涂覆聚酰亚胺胶包括:
[0015]通过丝网印刷在所述高压半导体功率器件的金属电极及其所在平面上涂覆聚酰亚胺胶，且在所述金属电极的表面形成焊接窗口。
[0016]本发明进一步提供的优选技术方案为:所述在高压半导体功率器件上涂覆聚酰亚胺胶包括:
[0017]在所述高压半导体功率器件的金属电极及其所在平面上淀积氮化硅薄膜层，并对所述氮化硅薄膜层进行光刻和刻蚀形成焊接窗口；
[0018]通过丝网印刷在所述氮化硅薄膜层上涂覆聚酰亚胺胶。
[0019]本发明进一步提供的优选技术方案为:所述在高压半导体功率器件上涂覆聚酰亚胺胶之前包括:
[0020]在所述高压半导体功率器件的硅衬底上生长氧化硅薄膜层，并对所述氧化硅薄膜层进行光刻和刻蚀形成有源区窗口；
[0021]在所述氧化硅薄膜层的表面上淀积介质层，并对所述介质层进行光刻和刻蚀形成接触孔；
[0022]在所述介质层上淀积金属层，所述金属层向下填入所述接触孔且与所述硅衬底的有源区接触;对所述金属层进行光刻和刻蚀形成所述金属电极。
[0023]本发明进一步提供的优选技术方案为:所述通过丝网印刷涂覆聚酰亚胺胶包括:
[0024]在丝网上设置多个对位标记，所述对位标记与待加工晶圆一一对应；
[0025]将所述丝网按照对位标记布置在所述待加工晶圆的上方；
[0026]在所述丝网上涂覆聚酰亚胺胶，所述聚酰亚胺胶透过丝网淀积在金属电极及其所在平面上或者氮化硅薄膜层上。
[0027]本发明进一步提供的优选技术方案为:所述将丝网按照对位标记布置在待加工晶圆的上方之前包括:
[0028]调整所述丝网与待加工晶圆的间距；
[0029]所述间距范围为5?lOOum。
[0030]本发明进一步提供的优选技术方案为:
[0031]所述前烘的温度为70?130°C，所述前烘的时间为I?5min。
[0032]本发明进一步提供的优选技术方案为:
[0033]所述固化的温度为250?450°C，所述固化的时间为30?lOOmin。
[0034]第二方面，本发明中一种高压半导体功率器件的技术方案为:
[0035]硅衬底；
[0036]氧化娃薄膜层，所述氧化娃薄膜层淀积在所述娃衬底上；
[0037]介质层，所述介质层淀积在所述氧化硅薄膜层上，所述介质层包括接触孔；
[0038]金属层，所述金属层淀积在所述介质层上，并向下填入所述接触孔且与所述硅衬底的有源区接触；
[0039]聚酰亚胺保护层，所述聚酰亚胺保护层通过丝网印刷淀积在所述金属层上并在其表面形成焊接窗口。
[0040]第三方面，本发明中另一种高压半导体功率器件的技术方案为:
[0041 ]所述高压半导体功率器件包括:
[0042]硅衬底；
[0043]氧化硅薄膜层，所述氧化硅薄膜层淀积在所述硅衬底上；
[0044]介质层，所述介质层淀积在所述氧化硅薄膜层上，所述介质层包括接触孔；
[0045]金属层，所述金属层淀积在所述介质层上，并向下填入所述接触孔且与所述硅衬底的有源区接触；
[0046]氮化硅薄膜层，所述氮化硅薄膜层淀积在所述金属层及其所在平面上，所述氮化硅薄膜层包括焊接窗口；
[0047]聚酰亚胺保护层，所述聚酰亚胺保护层通过丝网印刷淀积在所述氮化硅薄膜层上。
[0048]与最接近的现有技术相比，本发明的有益效果是:
[0049]1、本发明提供的一种钝化层制造方法，采用丝网印刷方法淀积聚酰亚胺保护层，进而对其进行前烘和固化形成聚酰亚胺保护层，加工流程较少且能够防止聚酰亚胺保护层脱落提高半导体功率器件的工作可靠性；同时，通过丝网印刷方法可以调整聚酰亚胺保护层的厚度，使其满足半导体功率器件应用于高压高温环境时的性能要求;通过丝网印刷方法还可以同时对多晶圆进行聚酰亚胺保护层加工，提高了半导体功率器件钝化层制造的工作效率并降低了工作成本；
[0050]2、本发明提供的一种高压半导体功率器件，可以包含由氧化硅薄膜层、介质层和聚酰亚胺保护层组成的复合结构或者由氧化硅薄膜层、介质层、氮化硅薄膜层和聚酰亚胺保护层组成的复合结构，其中聚酰亚胺保护层作为高压半导体功率器件钝化层的保护薄膜层，提高了高压半导体功率器件的可靠性，使其应用于高温高压环境时也可以保持稳定的击穿电压和漏电流。
【附图说明】
[0051]图1:本发明实施例中一种钝化层制造方法实施流程示意图；
[0052]图2:本发明实施例中硅衬底有源区示意图；
[0053]图3:本发明实施例中介质层示意图；
[0054]图4:本发明实施例中接触孔示意图；
[0055]图5:本发明实施例中金属电极示意图；
[0056]图6:本发明实施例中氮化硅薄膜层示意图；
[0057]图7:本发明实施例中一种聚酰亚胺保护层示意图；
[0058]图8:本发明实施例中另一种聚酰亚胺保护层示意图；
[0059]图9:本发明实施例中单个器件中氮化硅薄膜层俯视示意图；
[0060]图10:本发明实施例中与单个器件对应的丝网俯视图示意图；
[0061 ]图11:本发明实施例中局部晶圆中氮化硅薄膜层俯视示意图；
[0062]图12:本发明实施例中与局部晶圆对应的丝网俯视图示意图；
[0063]其中，11:硅衬底N-层；12:硅衬底N+层；13:P+区；21:氧化硅薄膜层；22:介质层；23:金属层;24:氮化硅薄膜层;25:聚酰亚胺保护层;31:挡板;32:丝网。
【具体实施方式】
[0064]为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地说明，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0065]下面结合附图，对本发明实施例提供的一种钝化层制造方法进行说明。
[0066]图1为本发明实施例中一种钝化层制造方法实施流程示意图，如图所示，本实施例中钝化层制造方法包括下述步骤:
[0067]步骤SlOl:通过丝网印刷在高压半导体功率器件上涂覆聚酰亚胺胶。
[0068]本实施例中可以采用下述两种实施方案对高压半导体功率器件涂覆聚酰亚胺胶，具体是:
[0069]第一实施方案
[0070]通过丝网印刷在高压半导体功率器件的金属电极及其所在平面上涂覆聚酰亚胺胶，且在金属电极的表面形成焊接窗口。
[0071]第二实施方案
[0072]在金属电极及其所在平面上淀积氮化硅薄膜层，并对氮化硅薄膜层进行光刻和刻蚀形成焊接窗口。
[0073]图6为本发明实施例中氮化硅薄膜层示意图，如图所示，本实施例中金属电极23淀积在介质层22上并向下填入接触孔与有源区接触。在金属电极23及其所在平面即金属电极23和介质层22上淀积氮化硅薄膜层24，对氮化硅薄膜层24进行光刻和刻蚀形成焊接窗口，金属电极24的一部分通过焊接窗口暴露出来。
[0074]步骤S102:并对聚酰亚胺胶进行前烘和固化形成聚酰亚胺保护层。
[0075]图7为本发明实施例中一种聚酰亚胺保护层示意图，如图所示，本实施例中聚酰亚胺保护层25淀积在氮化硅薄膜层24上。
[0076]图8为本发明实施例中另一种聚酰亚胺保护层示意图，如图所示，本实施例中聚酰亚胺保护层25淀积在金属电极23上。
[0077]本实施例中采用丝网印刷方法涂覆聚酰亚胺保护层，进而对其进行前烘和固化形成聚酰亚胺保护层，加工流程较少且能够防止聚酰亚胺保护层脱落提高半导体功率器件的工作可靠性。同时，通过丝网印刷方法还可以调整聚酰亚胺保护层的厚度，使其满足半导体功率器件应用于高压高温环境时的性能要求;通过丝网印刷方法还可以同时对多个晶圆进行聚酰亚胺保护层加工，提高了半导体功率器件钝化层制造的工作效率并降低了工作成本。
[0078]进一步地，本实施例中在高压半导体功率器件上涂覆聚酰亚胺胶之前还包括下述实施步骤，具体是:
[0079]1、在硅衬底上生长氧化硅薄膜层，并对氧化硅薄膜层进行光刻和刻蚀形成有源区窗P O
[0080]图2为本发明实施例中硅衬底有源区示意图，如图所示，本实施例中硅衬底包括硅衬底N-层11、硅衬底N+层12和P+区13 ο氧化硅薄膜层21淀积在硅衬底上，有源区窗口为硅衬底的有源区的窗口，便于金属电极淀积在有源区上。
[0081]2、在氧化硅薄膜层的表面上淀积介质层，并对介质层进行光刻和刻蚀形成接触孔。
[0082]图3为本发明实施例中介质层示意图，如图所示，本实施例中介质层22淀积在氧化硅薄膜层21和有源区组成的组合结构的表面上。
[0083]图4为本发明实施例中接触孔示意图，如图所示，本实施例中对介质层22进行光刻和刻蚀形成一个或多个接触孔，有源区通过该接触孔暴露出来，便于电极金属淀积。
[0084]3、在介质层上淀积金属层，金属层向下填入接触孔且与硅衬底的有源区接触;对金属层进行光刻和刻蚀形成金属电极。
[0085]图5为本发明实施例中金属电极示意图，如图所示，本实施例中金属层淀积在介质层22上，其中一部分金属层也向下填入接触孔内与有源区接触。最后对金属层进行光刻和刻蚀形成金属电极23。
[0086]本实施例中氧化硅薄膜层作为半导体功率器件钝化层，可以防止硅衬底被杂质离子污染或与周围环境中某些成分发生化学反应而导致其表面电学性能发生变化。
[0087]进一步地，本实施例中通过丝网印刷涂覆聚酰亚胺胶可以采用下述实施步骤:
[0088]1、在丝网上设置多个对位标记，对位标记与待加工晶圆--对应。本实施例中在丝网上设置对位标记可以保证在加工单个或多个半导体功率器件的钝化层时，准确地在每个待加工晶圆上淀积聚酰亚胺层，提高钝化层加工的准确性和可靠性。
[0089]图9为本发明实施例中单个器件中氮化硅薄膜层俯视示意图，图10为本发明实施例中与单个器件对应的丝网俯视图示意图，如图所示，挡板31与金属电极23对应，丝网32中未被挡板31遮蔽的部分与氮化娃薄膜层24对应。同时，挡板31与焊接窗口暴露出的金属电极23对应，丝网32中未被挡板31遮蔽的部分与焊接窗口未暴露出的金属电极及其平面部分对应。
[0090]图11为本发明实施例中局部晶圆中氮化硅薄膜层俯视示意图，图12为本发明实施例中与局部晶圆对应的丝网俯视图示意图，如图所示，挡板31与金属电极23—一对应，丝网32中未被挡板31遮蔽的部分与氮化硅薄膜层24—一对应。同时，挡板31与焊接窗口暴露出的金属电极23 对应，丝网32中未被挡板31遮蔽的部分与焊接窗口未暴露出的金属电极及其平面部分对应。
[0091]2、将丝网按照对位标记布置在待加工晶圆的上方。本实施例中丝网按照对位标记布置在待加工晶圆的上方后，每个待加工晶圆与丝网的间距应该保持相同，从而使得聚酰亚胺层准确地淀积在所有的待加工晶圆上。
[0092]3、在丝网上涂覆聚酰亚胺胶，聚酰亚胺胶透过丝网淀积在氮化硅薄膜层上。
[0093]本实施例中在实施步骤2之前还需要依据半导体功率器件的实际性能要求调整丝网与待加工晶圆的间距，该间距范围可以为5?1 O um。
[0094]本实施例中在实施步骤3后可以对聚酰亚胺胶进行前烘和固化形成聚酰亚胺保护层，其中前烘的温度可以为70?130°C，前烘的时间可以为I?5min;固化的温度可以为250?450°C，固化的时间可以为30?lOOmin。本实施例中采用前烘和固化两个工序即可形成聚酰亚胺保护层，省略了传统工艺中涂胶、前烘、光刻、显影和固化等工序，减小加工风险。
[0095]本发明提供了一种高压半导体功率器件并给出具体实施例。
[0096]本实施例中高压半导体功率器件包括硅衬底、氧化硅薄膜层、介质层、金属层和聚酰亚胺保护层。其中，
[0097]硅衬底可以为P型衬底，氧化硅薄膜层淀积在硅衬底上。
[0098]介质层淀积在氧化硅薄膜层上，介质层包括接触孔。
[0099]金属层淀积在介质层上，并向下填入接触孔且与硅衬底的有源区接触。
[0100]聚酰亚胺保护层通过丝网印刷淀积在金属层上并在其表面形成焊接窗口，本实施例中丝网印刷采用上述钝化层制造方法公开的方案实施。
[0101]本实施例中氧化硅薄膜层、介质层和聚酰亚胺保护层组成的复合结构，其中聚酰亚胺保护层作为高压半导体功率器件钝化层的保护薄膜层，提高了高压半导体功率器件的可靠性，使其应用于高温高压环境时也可以保持稳定的击穿电压和漏电流。
[0102]本发明还提供了一种高压半导体功率器件并给出具体实施例。
[0103]本实施例中高压半导体功率器件包括硅衬底、氧化硅薄膜层、介质层、金属层、氮化硅薄膜层和聚酰亚胺保护层。其中，
[0104]硅衬底可以为P型衬底，氧化硅薄膜层淀积在硅衬底上。
[0105]介质层淀积在氧化硅薄膜层上，介质层包括接触孔。
[0106]金属层淀积在介质层上，并向下填入接触孔且与硅衬底的有源区接触。
[0107]氮化硅薄膜层淀积在金属层及其所在平面上，氮化硅薄膜层包括焊接窗口。
[0108]聚酰亚胺保护层通过丝网印刷淀积在氮化硅薄膜层上，本实施例中丝网印刷采用上述钝化层制造方法公开的方案实施。
[0109]本实施例中氧化硅薄膜层、介质层、氮化硅薄膜层和聚酰亚胺保护层组成的复合结构，其中聚酰亚胺保护层作为高压半导体功率器件钝化层的保护薄膜层，提高了高压半导体功率器件的可靠性，使其应用于高温高压环境时也可以保持稳定的击穿电压和漏电流。
[0110]显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
【主权项】
1.一种钝化层制造方法，其特征在于，所述方法包括: 通过丝网印刷在高压半导体功率器件上涂覆聚酰亚胺胶； 对所述聚酰亚胺胶进行前烘和固化形成聚酰亚胺保护层。2.如权利要求1所述的一种钝化层制造方法，其特征在于，所述在高压半导体功率器件上涂覆聚酰亚胺胶包括: 通过丝网印刷在所述高压半导体功率器件的金属电极及其所在平面上涂覆聚酰亚胺胶，且在所述金属电极的表面形成焊接窗口。3.如权利要求1所述的一种钝化层制造方法，其特征在于，所述在高压半导体功率器件上涂覆聚酰亚胺胶包括: 在所述高压半导体功率器件的金属电极及其所在平面上淀积氮化硅薄膜层，并对所述氮化硅薄膜层进行光刻和刻蚀形成焊接窗口； 通过丝网印刷在所述氮化硅薄膜层上涂覆聚酰亚胺胶。4.如权利要求1所述的一种钝化层制造方法，其特征在于，所述在高压半导体功率器件上涂覆聚酰亚胺胶之前包括: 在所述高压半导体功率器件的硅衬底上生长氧化硅薄膜层，并对所述氧化硅薄膜层进行光刻和刻蚀形成有源区窗口； 在所述氧化硅薄膜层的表面上淀积介质层，并对所述介质层进行光刻和刻蚀形成接触孔； 在所述介质层上淀积金属层，所述金属层向下填入所述接触孔且与所述硅衬底的有源区接触;对所述金属层进行光刻和刻蚀形成所述金属电极。5.如权利要求1-3任一项所述的一种钝化层制造方法，其特征在于，所述通过丝网印刷涂覆聚酰亚胺胶包括: 在丝网上设置多个对位标记，所述对位标记与待加工晶圆一一对应； 将所述丝网按照对位标记布置在所述待加工晶圆的上方； 在所述丝网上涂覆聚酰亚胺胶，所述聚酰亚胺胶透过丝网淀积在金属电极及其所在平面上或者氮化硅薄膜层上。6.如权利要求5所述的一种钝化层制造方法，其特征在于，所述将丝网按照对位标记布置在待加工晶圆的上方之前包括: 调整所述丝网与待加工晶圆的间距； 所述间距范围为5?lOOum。7.如权利要求1所述的一种钝化层制造方法，其特征在于， 所述前烘的温度为70?130 °C，所述前烘的时间为I?5min。8.如权利要求1所述的一种钝化层制造方法，其特征在于， 所述固化的温度为250?4500C，所述固化的时间为30?10min。9.一种高压半导体功率器件，其特征在于，所述高压半导体功率器件包括: 硅衬底； 氧化娃薄膜层，所述氧化娃薄膜层淀积在所述娃衬底上； 介质层，所述介质层淀积在所述氧化硅薄膜层上，所述介质层包括接触孔； 金属层，所述金属层淀积在所述介质层上，并向下填入所述接触孔且与所述硅衬底的有源区接触； 聚酰亚胺保护层，所述聚酰亚胺保护层通过丝网印刷淀积在所述金属层上并在其表面形成焊接窗口。10.一种高压半导体功率器件，其特征在于，所述高压半导体功率器件包括: 硅衬底； 氧化娃薄膜层，所述氧化娃薄膜层淀积在所述娃衬底上； 介质层，所述介质层淀积在所述氧化硅薄膜层上，所述介质层包括接触孔； 金属层，所述金属层淀积在所述介质层上，并向下填入所述接触孔且与所述硅衬底的有源区接触； 氮化硅薄膜层，所述氮化硅薄膜层淀积在所述金属层及其所在平面上，所述氮化硅薄膜层包括焊接窗口； 聚酰亚胺保护层，所述聚酰亚胺保护层通过丝网印刷淀积在所述氮化硅薄膜层上。
【文档编号】H01L23/29GK106098572SQ201610704091
【公开日】2016年11月9日
【申请日】2016年8月23日
【发明人】何延强, 吴迪, 刘钺杨, 和峰, 徐哲, 金锐, 温家良, 潘艳
【申请人】全球能源互联网研究院, 国家电网公司, 国网河北省电力公司