具有中空腔室的半导体封装制造过程的制作方法
【专利摘要】本发明是有关于一种具有中空腔室的半导体封装制造过程，其包含提供下基板，该下基板具有底板、环墙及凹槽，该环墙及该底板形成该凹槽，形成球下金属层于该环墙的表面，设置多个焊球于该球下金属层的表面，各该焊球具有直径，相邻的两个焊球之间具有间距，对所述焊球进行回焊，使所述焊球熔化且互相连接而形成接合层，将上基板与该下基板连接，该上基板密封该下基板的该凹槽而形成中空腔室，该中空腔室用以容置电子元件。
【专利说明】
具有中空腔室的半导体封装制造过程
技术领域
[0001]本发明是关于一种半导体封装制造过程，特别是关于一种具有中空腔室的半导体封装制造过程。
【背景技术】
[0002]一种 MEMS (Microelectromechanical Systems)封装制造过程是将基板(可为娃基板或其他半导体材料)利用湿式刻蚀、干式刻蚀或放电加工的方式在其内部形成空腔(Cavity)，再在该空腔中安装所欲封装的电子元件(如电阻器、晶体管、射频装置、集成电路或电容器)，最后再盖上盖体完成封装。MEMS的封装装置常使用于消费性电子产品(如智能型手机或膝上型电脑)，而对于封装装置的尺寸大小较为要求，因此，如何缩小封装装置的尺寸大小为MEMS封装制造过程的重要课题。
[0003]在现有习知技术中，一般将该盖体与该基板接合的方式是在该基板的连接部以网版印刷的方式涂上锡膏，再将该盖体与该基板热压合而使其互相接合，但由于网版印刷是将锡膏通过网板的网目形成于该基板的该连接部上，导致该基板在形成该空穴时，该基板的该连接部需留有较大的宽度供网版印刷以进行锡膏的涂布，因此局限了基板内空穴的空间大小，而无法缩小封装装置的尺寸。此外，以网版印刷的方式须考虑锡膏粘性及流动性，才能使锡膏顺利地印刷至该基板的该连接部上，而较难随需求改变锡膏的成分配比。
【发明内容】
[0004]本发明的主要目的在于借由焊球形成于下基板的环墙表面，再将焊球回焊而形成接合层，使得上基板与下基板可通过接合层互相接合。
[0005]本发明的目的及解决其技术问题是采用以下技术方案来实现的。本发明的一种具有中空腔室的半导体封装制造过程包含提供下基板，该下基板具有底板、环墙及凹槽，该环墙形成于该底板，该环墙具有表面，且该环墙及该底板形成该凹槽；形成第一球下金属层于该环墙的该表面，该第一球下金属层具有表面；设置多个焊球于该第一球下金属层的该表面，各该焊球具有直径，相邻的两个焊球之间具有间距，该间距不小于各该焊球的该直径的一半；对所述焊球进行回焊，使所述焊球熔化且互相连接而形成接合层，该接合层罩盖该第一球下金属层的该表面；将上基板与该下基板连接，该上基板具有连接表面，该连接表面连接该接合层，其中该上基板密封该下基板的该凹槽而形成中空腔室，该中空腔室用以容置电子元件。
[0006]本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
[0007]前述的具有中空腔室的半导体封装制造过程，其中各该焊球的该直径与相邻的两个焊球间的该间距之间的比率介于1:0.5至1:3之间。
[0008]前述的具有中空腔室的半导体封装制造过程，其中该环墙的该表面具有宽度，各该焊球的该直径与该环墙的该表面的该宽度之间的比率介于1:3至1:0.5之间。
[0009]前述的具有中空腔室的半导体封装制造过程，其中该上基板具有第二球下金属层，该第二球下金属层形成于该连接表面，且当该上基板与该下基板连接时，该第二球下金属层接触该接合层。
[0010]前述的具有中空腔室的半导体封装制造过程，其中该上基板具有凸出部，该连接表面为该凸出部的表面。
[0011]前述的具有中空腔室的半导体封装制造过程，其中在将该上基板与该下基板连接的步骤前另包含于该接合层上涂布助焊剂。
[0012]前述的具有中空腔室的半导体封装制造过程，其中该下基板的该环墙具有多个角隅，且在设置多个焊球于该第一球下金属层的该表面的步骤中，各该角隅上设置有至少一个焊球。
[0013]前述的具有中空腔室的半导体封装制造过程，其中该接合层完全地罩盖该第一球下金属层的该表面。
[0014]前述的具有中空腔室的半导体封装制造过程，其中该环墙的该表面具有宽度，该宽度介于8 μ m至500 μ m之间。
[0015]前述的具有中空腔室的半导体封装制造过程，其中该环墙的该表面的该宽度介于8 μ m至500 μ m之间。
[0016]本发明与现有技术相比具有明显的优点和有益效果。本发明借由回焊所述焊球而形成的该接合层连接该下基板及该上基板，形成密封的该中空腔室以容置该电子元件，由于所述焊球的该直径可达微米等级，因此可有效地薄化该下基板的该环墙的该宽度，进而缩小整体封装结构的尺寸，此外，由于所述焊球的成份比例已知，而可视需求选用合适的焊球成份，以进行更广泛的应用。
[0017]上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。
【附图说明】
[0018]图1:依据本发明的第一实施例，一种具有中空腔室的半导体封装制造过程的流程图。
[0019]图2:依据本发明的第一实施例，该具有中空腔室的半导体封装制造过程的侧面剖视图。
[0020]图3:依据本发明的第一实施例，该具有中空腔室的半导体封装制造过程的侧面剖视图。
[0021]图4:依据本发明的第一实施例，该具有中空腔室的半导体封装制造过程的侧面剖视图。
[0022]图5:依据本发明的第一实施例，该具有中空腔室的半导体封装制造过程的俯视图。
[0023]图6:依据本发明的第一实施例，该具有中空腔室的半导体封装制造过程的侧面剖视图。
[0024]图7:依据本发明的第一实施例，该具有中空腔室的半导体封装制造过程的侧面剖视图。
[0025]图8:依据本发明的第一实施例，该具有中空腔室的半导体封装制造过程的侧面剖视图。
[0026]图9:依据本发明的第二实施例，一种具有中空腔室的半导体封装制造过程的侧面剖视图。
[0027]【主要元件符号说明】
[0028]10:具有中空腔室的半导体封装制造过程11:提供下基板
[0029]12:形成第一球下金属层于环墙表面13:对焊球进行回焊
[0030]14:涂布助焊剂15:将上基板与下基板连接
[0031]100:下基板110:底板
[0032]120:环墙121:表面
[0033]122:角隅130:凹槽
[0034]200:第一球下金属层210:表面
[0035]300:焊球400:接合层
[0036]500:上基板510:连接表面
[0037]520:第二球下金属层530:凸出部
[0038]600:助焊剂D:直径
[0039]G:间距C:中空腔室
[0040]W:宽度E:电子元件
【具体实施方式】
[0041]为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的具有中空腔室的半导体封装制造过程其【具体实施方式】、特征及其功效，详细说明如后。
[0042]请参阅图1，为本发明的第一实施例，一种具有中空腔室的半导体封装制造过程10的流程图，该具有中空腔室的半导体封装制造过程10包含“提供下基板11”、“形成第一球下金属层于环墙表面12”、“对焊球进行回焊13”、“涂布助焊剂14”及“将上基板与下基板连接15”的步骤。
[0043]请参阅图1、图2及图5，在步骤11中提供下基板100，该下基板100可选自于硅、陶瓷、玻璃、金属、高分子材料或其他半导体材料，该下基板100具有底板110、环墙120及凹槽130，该环墙120形成于该底板110，且该环墙120及该底板110形成该凹槽130，该环墙120具有表面121及多个角隅122，该环墙120的该表面121具有宽度W，该宽度W介于8 μπι至500 μπι之间。在本实施例中，该下基板100是借由如先前技术中所述以湿式刻蚀、干式刻蚀或放电加工形成，且电子元件E安装于该下基板100的该凹槽130中。
[0044]请参阅图1及图3，在步骤12中形成第一球下金属层200于该环墙120的该表面121，该第一球下金属层200具有表面210，该第一球下金属层200的该表面210的宽度实质上与该环墙120的该表面121的该宽度W相同，在本实施例中，该第一球下金属层200通过光刻胶制造过程及电镀/化学镀制造过程形成于该环墙120的该表面121，其中该第一球下金属层200可为多层金属堆叠或合金的结构，用以提供粘附、润湿及阻障等功效，在本实施例中，该第一球下金属层200包含T1、Ti/W、Cu、Cr、Ni/V等金属材料。
[0045]请参阅图1、图4及图5，设置多个焊球300于该第一球下金属层200的该表面210，各该焊球300具有直径D，其中相邻的两个焊球300之间具有间距G，该间距G不小于各该焊球300的该直径D的一半，以避免相邻的两个焊球300互相干涉，而在植球制造过程中产生碰撞偏离定位，但若相邻的两个焊球300之间的该间距G过大时，回焊后的该焊球300之间则会无法连接而产生缝隙。因此，请参阅图5，较佳地，各该焊球300的该直径D与相邻的两个焊球300间的该间距G之间的比率介于1:0.5至1:3之间，以确保回焊后的该焊球300之间可互相连接。此外，为避免焊球300的该直径D过大，而在回焊后溢出该第一球下金属层200的该表面210造成该电子元件E的短路或整体封装结构的污染，较佳的，各该焊球300的该直径D与该环墙120的该表面121的该宽度W之间的比率介于1:3至1:0.5之间。在本实施例中，所述焊球300的材料可为Sn、B1、In、Au/Sn、Sn/Ag、Sn/Cu、Sn/B1、Sn/Ag/Cu、Sn/Ag/Bi或Sn/Ag/Cu/Sb等无铅锡球，由于本发明以已知成分比例的所述焊球300作为基板连接的材料，因此，本发明可依据需求选择所述焊球300的成分比例，而较现有习知技术能进行更广泛的应用。
[0046]请再参阅图5，较佳的，在本实施例中，在设置多个焊球300于该第一球下金属层200的该表面210的步骤中，各该角隅122上设置有至少一个焊球300，以确保回焊后的所述焊球300能完全地罩盖第一球下金属层200的该表面210。
[0047]请参阅图1及图6，在步骤13中对所述焊球300进行回焊，使所述焊球300熔化且互相连接而形成接合层400，该接合层400罩盖该第一球下金属层200的该表面210，请参阅图6，所述焊球300熔化后会因表面张力内聚形成球形表面，且各该焊球300的该直径D越大时，该接合层400的高度越高，较佳的，该接合层400完全地罩盖该第一球下金属层200的该表面210，使后续的上基板连接至该下基板100时能密合。其中回焊温度视所述焊球300的熔点而定，在本实施例中，回焊温度是比各该焊球300的熔点高出0°C至80°C之间，例如SAC的熔点约为220°C，则以220°C至300°C之间的回焊温度进行回焊，以确保所述焊球300能完全熔化并使该接合层400表面平整。
[0048]请参阅图1及图7，在步骤14中在该接合层400上涂布助焊剂600，以对该接合层400的表面进行初步的清洁，而有助于后续的上基板与该下基板100接合时金属间化合物(Intermetallic Compound, IMC)的生成。或在其他实施例中，该接合层400表面在制造过程中能保持平整且清洁、或该接合层400是选用不需助焊剂的接合材料、或是在真空腔室(图未绘出)中进行本发明的封装时，则可省略本步骤，而在步骤13对所述焊球300进行回焊后直接进行步骤15。
[0049]请参阅图1及图8，在步骤15中将上基板500与该下基板100以回焊制造过程或热压合制造过程进行连接，该上基板500具有连接表面510及第二球下金属层520，该第二球下金属层520形成于该连接表面510，且当该上基板500与该下基板100连接时，该第二球下金属层520接触该接合层400，该连接表面510经由该第二球下金属层520连接该接合层400，其中该上基板500密封该下基板100的该凹槽130而形成中空腔室C，由于上述步骤13将该接合层400完全地罩盖该第一球下金属层200的该表面210，因此，该上基板500通过该接合层400与该下基板100接合时能使该中空腔室C完全密封，并使容置于该中空腔室C中的该电子元件E与外在环境隔离，增加该电子元件E作动的稳定度。
[0050]请参阅图9，为本发明的第二实施例，一种具有中空腔室的半导体封装制造过程10的侧面剖视图，其与第一实施例的差异在于该上基板500具有凸出部530，该连接表面510为该凸出部530的表面，借此，将该上基板500与该下基板100接合后，该中空腔室C的高度能够更高，而可用以容置高度较高或是需要垂直作动的该电子元件E。
[0051]本发明借由回焊所述焊球300而形成的该接合层400连接该下基板100及该上基板500，形成密封的该中空腔室C以容置该电子元件E，由于所述焊球300的该直径D可达微米等级，因此可有效地薄化该下基板100的该环墙120的该宽度W，进而缩小整体封装结构的尺寸，此外，由于所述焊球300的成份比例已知，而可视需求选用合适的焊球300成份，以进行更广泛的应用。
[0052]以上所述，仅是本发明的较佳实施例而已，并非对本发明做任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容做出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。
【主权项】
1.一种具有中空腔室的半导体封装制造过程，其特征在于该中空腔室用以容置电子元件，该具有中空腔室的半导体封装制造过程包含: 提供下基板，具有底板、环墙及凹槽，该环墙形成于该底板，该环墙具有表面，且该环墙及该底板形成该凹槽； 形成第一球下金属层于该环墙的该表面，该第一球下金属层具有表面； 设置多个焊球于该第一球下金属层的该表面，各该焊球具有直径，相邻的两个焊球之间具有间距，该间距不小于各该焊球的该直径的一半； 对所述焊球进行回焊，使所述焊球熔化且互相连接而形成接合层，该接合层罩盖该第一球下金属层的该表面；以及 将上基板与该下基板连接，该上基板具有连接表面，该连接表面连接该接合层，其中该上基板密封该下基板的该凹槽而形成中空腔室。2.根据权利要求1所述的具有中空腔室的半导体封装制造过程，其特征在于:其中各该焊球的该直径与相邻的两个焊球间的该间距之间的比率介于1:0.5至1:3之间。3.根据权利要求1或2所述的具有中空腔室的半导体封装制造过程，其特征在于:其中该环墙的该表面具有宽度，各该焊球的该直径与该环墙的该表面的该宽度之间的比率介于1:3至1:0.5之间。4.根据权利要求1所述的具有中空腔室的半导体封装制造过程，其特征在于:其中该上基板具有第二球下金属层，该第二球下金属层形成于该连接表面，且当该上基板与该下基板连接时，该第二球下金属层接触该接合层。5.根据权利要求4所述的具有中空腔室的半导体封装制造过程，其特征在于:其中该上基板具有凸出部，该连接表面为该凸出部的表面。6.根据权利要求1所述的具有中空腔室的半导体封装制造过程，其特征在于:其中在将该上基板与该下基板连接的步骤前另包含于该接合层上涂布助焊剂。7.根据权利要求1所述的具有中空腔室的半导体封装制造过程，其特征在于:其中该下基板的该环墙具有多个角隅，且在设置多个焊球于该第一球下金属层的该表面的步骤中，各该角隅上设置有至少一个焊球。8.根据权利要求1或7所述的具有中空腔室的半导体封装制造过程，其特征在于:其中该接合层完全地罩盖该第一球下金属层的该表面。9.根据权利要求1所述的具有中空腔室的半导体封装制造过程，其特征在于:其中该环墙的该表面具有宽度，该宽度介于8 μπι至500 μπι之间。10.根据权利要求3所述的具有中空腔室的半导体封装制造过程，其特征在于:其中该环墙的该表面的该宽度介于8 μπι至500 μπι之间。
【文档编号】H01L23/31GK106098568SQ201510386211
【公开日】2016年11月9日
【申请日】2015年7月3日
【发明人】施政宏, 谢永伟, 林淑真, 何馥言, 陈彦廷
【申请人】颀邦科技股份有限公司