半导体封装件及其制造方法
【专利摘要】提供了一种半导体封装件及其制造方法，所述半导体封装件包括安装在基板的上表面、下表面或者下表面和上表面二者上的芯片构件。半导体封装件还包括：成型部，堆叠为使芯片构件嵌入；连接构件，设置在成型部的中部；焊料部，形成在连接构件的一部分上。
【专利说明】半导体封装件及其制造方法
[0001 ] 本申请要求于2015年4月23日在韩国知识产权局提交的第10-2015-0057227号韩国专利申请的优先权的权益，所述申请的公开内容通过引用被包含于此。
技术领域
[0002]以下描述涉及一种半导体封装件及其制造方法。
【背景技术】
[0003]为了制造紧凑、高性能半导体封装件，最近的趋势是研发一种电子组件安装在基板的上表面和下表面上的结构。
[0004]然而，在将电子组件安装在基板的上表面和下表面上的情况下，成型部形成在基板的上表面和下表面上。结果，难以形成外连接端子。
[0005]此外，外连接端子主要设置在成型部的下表面的外部区域上。此外，随着模块尺寸增大，由于引脚仅设置在外部区域上导致基板易于受到应力的影响。
[0006]此外，由于成型部与镀层之间的粘附性减小导致难以将铜图案插入到成型部上，因此通过基板中的电子组件接收和处理的信号特性下降。
【发明内容】
[0007]提供该
【发明内容】
以简化形式来介绍选择的发明构思，以下在【具体实施方式】中进一步描述该发明构思。本
【发明内容】
无意限定所要求保护的主题的主要特征和必要特征，也无意被用于帮助确定所要求保护的主题的范围。
[0008]根据实施例，提供一种半导体封装件，所述半导体封装件包括:芯片构件，安装在基板的上表面、下表面或者上表面和下表面二者上；成型部，堆叠为使芯片构件嵌入;连接构件，设置在成型部的中部;焊料部，形成在连接构件的一部分上。
[0009]所述连接构件可部分地暴露于成型部的外部。
[0010]所述焊料部可被设置为暴露于连接构件的外部。
[0011]所述成型部可包括堆叠在基板的上表面上的第一成型部以及堆叠在基板的下表面上的第二成型部。
[0012]所述连接构件可堆叠在第二成型部上，并且呈板形。
[0013]所述连接构件可通过辅助连接导体连接到基板。
[0014]第二成型部的边缘可形成有主连接导体。
[0015]所述连接构件可通过无电镀覆或使用导电膏图案化形成。
[0016]所述成型部可由环氧塑封料(EMC)形成。
[0017]所述芯片构件可部分地暴露于第一成型部的外部。
[0018]所述芯片构件可部分地暴露于第二成型部的外部。
[0019]所述焊料部可形成在第二成型部的中部。
[0020]根据另一实施例，提供一种制造半导体封装件的方法，所述方法包括:在基板上安装至少一个芯片构件;形成密封芯片构件的成型部;在成型部上堆叠连接构件;在连接构件上重新堆叠成型部;在连接构件的一部分上形成焊料部。
[0021 ]所述方法还可包括:将连接构件部分地暴露于成型部的外部。
[0022]所述方法还可包括:将位于连接构件上的焊料部设置为暴露于连接构件的外部。
[0023]在成型部上堆叠连接构件的步骤可包括:对成型部进行部分地蚀刻；在通过蚀刻形成的槽上形成连接构件。
[0024]可通过无电镀覆或使用导电膏图案化来形成连接构件。
[0025]在连接构件上重新堆叠成型部的步骤可包括:将成型部堆叠为使连接构件嵌入；通过激光钻孔形成暴露孔，以使连接构件部分地暴露。
[0026]其它特征和方面将通过以下的【具体实施方式】、附图和权利要求而明显。
【附图说明】
[0027]通过下面结合附图进行的实施例的描述，这些和/或其它方面将变得明显，并且更易于理解，在附图中:
[0028]图1是示出根据实施例的半导体封装件的示意性截面图；
[0029]图2是示出根据实施例的半导体封装件的仰视透视图；
[0030]图3和图4是示出根据实施例的在半导体封装件中安装基板和芯片构件的工艺流程图；
[0031]图5是示出根据实施例的形成半导体封装件的成型部的工艺流程图；
[0032]图6是示出根据实施例的对半导体封装件的成型部进行蚀刻的工艺流程图；
[0033]图7是示出根据实施例的形成半导体封装件的连接构件的工艺流程图；
[0034]图8是示出根据实施例的重新堆叠半导体封装件的第二成型部以使连接构件嵌入的工艺流程图；
[0035]图9是根据实施例的用于描述将半导体封装件的连接构件局部暴露的工艺流程图；
[0036]图10是示出根据实施例的形成半导体封装件的焊料部的工艺流程图；
[0037]图11示出了根据实施例的制造半导体封装件100的方法。
[0038]在整个附图和【具体实施方式】中，相同的标号指示相同的元件。附图可不按照比例绘制，为了清晰、说明及便利，可夸大附图中元件的相对尺寸、比例和描绘。
【具体实施方式】
[0039]提供以下【具体实施方式】，以帮助读者获得在此描述的方法、装置和/或系统的全面理解。然而，在此所描述的方法、装置和/或系统的各种改变、修改及其等同物对于本领域普通技术人员将是明显的。例如，在此描述的操作顺序仅仅是示例，并且其并不局限于在此所阐述的，而是除了必须以特定顺序出现的操作外，可做出对于本领域的普通技术人员将是明显的改变。此外，为了更加清楚和简洁，可省去对于本领域的普通技术人员公知的功能和结构的描述。
[0040]在此描述的特征可按照不同的形式实施，并且将不被解释为限制于在此描述的示例。更确切地说，已经提供了在此描述的示例，以使本公开将是彻底的和完整的，并且将把本公开的全部范围传达给本领域的普通技术人员。
[0041]无论图号如何，相同或相应的元件都将被给定相同的标号，并且将不重复相同或相应元件的任何冗余描述。在本公开的整个说明书中，当描述的特定相关传统技术被确定为避开本公开的观点时，将省略有关的详细描述。可在描述各种元件时使用诸如“第一”和“第二”的术语，但是上述元件不应被上述术语限制。上述术语仅用于将一个元件与另一元件区分开。在附图中，可夸大、省略或简要地示出一些元件，所述元件的尺寸并不一定反映这些元件的实际尺寸。
[0042]图1是示出根据实施例的半导体封装件的示意性截面图。图2是示出根据实施例的半导体封装件的仰视透视图。
[0043]参照图1和图2，根据实施例的半导体封装件100包括基板110、芯片构件120、成型部130、连接构件140和焊料部150。
[0044]基板110是用于将芯片构件120安装在其至少一个表面上的元件，并且为各种类型的基板(例如，陶瓷基板、印刷电路板和柔性基板)中的任何一种。
[0045]此外，可在基板110的上表面和下表面中的一个表面或两个表面上形成用于安装芯片构件120的安装电极(未示出)以及用于将安装电极彼此电连接的布线图案(未示出)。
[0046]此外，基板110是包括多个层的多层基板，用于形成电连接的电路图案(未示出)可形成在多个层中的每两个层之间。
[0047]此外，导电过孔112将形成在基板110的上表面和下表面上的安装电极和形成在基板110上的电路图案电连接。
[0048]芯片构件120安装在基板110的至少一个表面上，并且包括诸如无源元件和有源元件的各种元件。无源元件可包括电阻器、电感器和电容器中的至少一个。有源元件可以是提供功率增益(供应任何能量或者控制基板110内的电流流动)的任何电子元件。任何元件可被用作芯片构件120，只要该元件可安装在基板110上即可。
[0049]这些芯片构件120安装在基板110的上表面和下表面两者上。
[0050]此外，基于芯片构件120的尺寸和形状以及半导体封装件100的设计，芯片构件120以各种形式设置在基板110的上表面和下表面上。
[0051]此外，芯片构件120以倒装芯片的形式安装在基板110上，或者通过结合线电结合到基板110。
[0052]成型部130堆叠在基板110上，以将芯片构件120嵌入在其中。此外，成型部130包括:第一成型部132，堆叠在基板110的上表面上；第二成型部134，堆叠在基板110的下表面上。
[0053]也就是说，成型部130对安装在基板110的上表面和下表面上的芯片构件120进行密封。此外，对安装在基板110上的芯片构件120之间的间隙进行填充，以防止芯片构件120之间发生电短路，成型部130围绕芯片构件120的外部，以将芯片构件120固定在基板110上。因此，防止芯片构件120因外部冲击而损坏和分离。
[°°54] 成型部I 30由包括树脂材料(例如，诸如环氧塑封料(EMC，epoxy moldingcompound)的环氧树脂)的绝缘材料形成。
[0055]在实施例中，第一成型部132堆叠在基板110的上表面上，以将芯片构件120全部嵌入在第一成型部132中。然而，堆叠方式不限于此，各种可选的实施例是可行的。例如，芯片构件120中的至少一个可部分地暴露于第一成型部132的外部。
[0056]此外，第二成型部134堆叠在基板110的下表面上，以将芯片构件120全部嵌入在第二成型部134中。然而，与第一成型部132—样，就第二成型部134而言，各种可选的实施例是可行的。例如，芯片构件120中的至少一个可部分地暴露于第二成型部134的外部。
[0057]此外，至少一个导通孔134a设置在第二成型部134的边缘，主连接导体134b设置在导通孔134a内。
[0058]此外，第二成型部134的使连接构件140嵌入的部分由与其它部分的绝缘材料不同的绝缘材料形成。然而，绝缘材料不限于此，用于使连接构件140嵌入的部分可由与其它部分的绝缘材料相同的绝缘材料形成。绝缘材料中的一些可以是硅、聚晶金刚石、氮化铝、氧化铍和其它类似的绝缘材料。
[0059]此外，至少一个辅助导通孔134c设置在第二成型部134的中部，辅助连接导体134d设置在辅助导通孔134c内。辅助连接导体134d是用于使连接构件140和基板110电连接的元件，因此，焊料部150形成在连接构件140上。
[0060]此外，主连接导体134b的一端连接到基板110的下表面，另一端暴露于第二成型部134的外部。也就是说，主连接导体134b被设置为贯穿第二成型部134。
[0061 ]此外，主连接导体134b由导电材料(例如，金、银、铝或它们的合金)形成。辅助连接导体134d也可由导电材料形成。
[0062]连接构件140设置在成型部130的中部，并且被堆叠为部分地暴露于第二成型部134的外部。也就是说，连接构件140堆叠在第二成型部134的中部，并呈板形。作为示例，连接构件140呈四方形板的形状。在可选的实施例中，连接构件140与成型部130的中部稍微偏心地设置。
[0063]此外，连接构件140通过无电镀覆而形成，或者通过使用导电膏图案化而形成。
[0064]此外，焊料部150形成在连接构件140的一部分上，并且被设置为暴露于连接构件140的外部。因此，焊料部150连接到连接构件140，因此，通过电源/接地端的连接部(10引脚)增加来提高信号稳定性，焊料部150设置在半导体封装件100的中部，以缓解应力的集中。
[0065]此外，辅助连接导体134d将连接构件140电连接到基板110。
[0066]此外，连接构件140容易阻挡从主基板(未示出)引入的噪声，另一方面，防止半导体封装件100中产生的噪声被引入到主基板中。
[0067]焊料部150堆叠在暴露于外部的连接构件140上。此外，焊料部150还堆叠在上述的主连接导体134b上。因此，焊料部150形成在第二成型部134的边缘和中部上，从而缓解应力的集中。
[0068]也就是说，与焊料部仅堆叠在主连接导体上的传统的半导体封装件相比，根据实施例的焊料部150还形成在第二成型部134的中部，从而缓解半导体封装件100的边缘部的应力的集中。
[0069]此外，焊料部150还形成在中部，从而通过增加的连接部(10引脚)来提高信号稳定性。
[0070]如上所述，通过将连接构件140堆叠为嵌入在第二成型部134的中部中而使焊料部150形成在半导体封装件100的中部。
[0071]因此，提高了信号稳定性，此外，可缓解应力的集中。
[0072]在下文中，将参照附图描述根据实施例的制造半导体封装件的方法。
[0073]图3至图9是示出根据实施例的制造半导体封装件的方法的工艺流程图。
[0074]在下文中，将按顺序参照图3至图9描述根据实施例的制造半导体封装件的方法。
[0075]图3和图4是示出根据实施例的安装半导体封装件的基板和芯片构件的工艺流程图。
[0076]参照图3，首先，制备基板110。基板110是用于将芯片构件120安装在其上表面和下表面上的元件，并且可以为各种类型的基板(例如，陶瓷基板、印刷电路板和柔性基板)中的任何一种。
[0077]此外，可在基板110的上表面和下表面中的一个表面或两个表面上形成用于安装芯片构件120的安装电极(未示出)以及用于将安装电极彼此电连接的布线图案(未示出)。
[0078]在实施例中，基板110是包括多个层和电路图案(未示出)的多层基板，其中，电路图案用于形成多个层中的每两个层之间的电连接。
[0079]此外，基板110包括使形成在基板110的上表面和下表面上的安装电极和形成在基板110上的电路图案电连接的导电过孔112。
[0080]此外，至少一个芯片构件120安装在基板110上。也就是说，芯片构件120安装在基板110的上表面和下表面上，如图4所示。在示例中，芯片构件120以倒装芯片的形式安装在基板110上，或者通过结合线电结合到基板110。
[0081]此外，芯片构件120包括诸如无源元件和有源元件的各种元件。当将元件安装在基板110上时，无源元件或有源元件可用作芯片构件120。
[0082]此外，基于芯片构件120的尺寸和形状以及半导体封装件100的设计，芯片构件120以各种形状和尺寸设置在基板110的上表面和下表面上。
[0083]图5是示出根据实施例的形成半导体封装件的成型部的工艺流程图。
[0084]参照图5，在基板110上堆叠成型部130，从而将芯片构件120密封。也就是说，成型部130包括:第一成型部132，将安装在基板110的上表面上的芯片构件120嵌入;第二成型部134，将安装在基板110的下表面上的芯片构件120嵌入。
[0085]因此，安装在基板110上的芯片构件120之间的间隙填充有第一成型部132和第二成型部134，以防止芯片构件120之间发生电短路。成型部132和134围绕芯片构件120的外部，以用于将芯片构件120固定在基板110上。因此，防止芯片构件120因外部冲击而损坏和分呙。
[0086]这些成型部130由包括树脂材料(例如，诸如环氧塑封料(EMC)的环氧树脂)的绝缘材料形成。
[0087]同时，在实施例中，第一成型部132和第二成型部134堆叠在基板110的上表面和下表面上，以将芯片构件120全部嵌入在第一成型部132和第二成型部134中。然而，堆叠方式不限于此，各种可选的实施例可以是可行的。例如，芯片构件120中的至少一个可部分地暴露于第一成型部132和第二成型部134的外部。
[0088]此外，在一个示例中，导通孔134a形成在第二成型部134的边缘，辅助导通孔134c形成在第二成型部134的中部。主连接导体134b和辅助连接导体134d分别形成在导通孔134a和辅助导通孔134c中。
[0089]主连接导体134b和辅助连接导体134d由导电材料(例如，金、银、铝或它们的合金)形成。
[0090]图6是示出根据实施例的对半导体封装件进行蚀刻的工艺流程图。图7是示出根据实施例的形成半导体封装件的连接构件的工艺流程图。
[0091]参照图6，对堆叠在基板110上的第二成型部134进行蚀刻。也就是说，通过对第二成型部134的蚀刻来形成槽202。在一个示意性的示例中，形成在第二成型部134上的槽202大于连接构件140的尺寸。
[0092]在示例中，在将连接构件140形成在第二成型部134上之后，当在连接构件140上重新堆叠第二成型部134时，槽202形成得比连接构件140的尺寸大，以增大重新堆叠的第二成型部134与现有的第二成型部134之间的结合强度。在可选的示例中，槽202的尺寸与连接构件140的尺寸相同。
[0093]此外，上述的辅助连接导体134d在由第二成型部134形成的槽202上暴露于外部。也就是说，辅助连接导体134d被蚀刻。
[0094]此外，通过蚀刻形成的槽202设置在第二成型部134的中部。此外，槽202具有容易将连接构件140暴露的深度。在可选的构造中，槽202设置在第二成型部134的稍微偏心的部分。
[0095]此外，如图7所示，连接构件140堆叠在通过对第二成型部134的蚀刻而形成的槽202上。在示例中，通过无电镀覆或通过使用导电膏图案化来形成连接构件140。
[0096]此外，连接构件140形成为与辅助连接导体134d接触。
[0097]此外，如上所述，连接构件140形成为具有比形成在第二成型部134上的槽202的尺寸小的尺寸。也就是说，通过堆叠来形成连接构件140，以使连接构件140具有比形成在第二成型部134上的槽202的区域小的区域。
[0098]同时，连接构件140呈四方形板的形状。
[0099]图8是示出根据实施例的重新堆叠半导体封装件的第二成型部以使连接构件嵌入的工艺流程图。图9是示出根据实施例的将半导体封装件的连接构件局部暴露的工艺流程图。
[0100]参照图8，在通过对第二成型部134的蚀刻形成的槽202(见图7)上重新堆叠第二成型部134。此外，重新堆叠的第二成型部134由与其它部分的绝缘材料相同或不同的绝缘材料形成。
[0101]此外，由于通过对第二成型部134的蚀刻而形成的槽202形成为具有比连接构件140大的尺寸，因此可增大重新堆叠在槽202上的第二成型部134与之前堆叠的第二成型部134之间的结合强度。
[0102]因此，连接构件140稳固地嵌入在第二成型部134中，因此，防止连接构件140的上升或变形。
[0103]然后，如图9所示，在重新堆叠以使连接构件140嵌入的第二成型部134上形成暴露孔204。在示例中，第二成型部134堆叠在连接构件140上，使连接构件140部分地暴露于外部。
[0104]在示例中，通过激光钻孔形成暴露孔204。
[0105]因此，通过形成暴露孔204，连接构件140部分地暴露于外部。
[0106]图10是根据实施例的用于描述形成半导体封装件的焊料部的工艺流程图。
[0107]参照图10，在暴露于外部的连接构件140上堆叠焊料部150。此外，还在主连接导体134b上堆叠焊料部150。因此，焊料部150形成在第二成型部134的边缘和中央部。
[0108]焊料部150形成在第二成型部134的边缘和中央部，以缓解应力的集中。
[0109]也就是说，与焊料部150仅堆叠在主连接导体134b上的情况相比，焊料部150还形成在第二成型部134b的中部，以缓解半导体封装件110的边缘部的应力的集中。
[0110]此外，焊料部150还形成在中部，以通过增加连接部(10引脚)来提高信号稳定性。
[0111]此外，如上所述，连接构件140具有比对第二成型部134通过蚀刻而形成的槽202小的尺寸，以在重新堆叠第二成型部时增大重新堆叠的第二成型部134与之前形成的第二成型部134之间的结合强度。
[0112]因此，连接构件140稳固地结合到第二成型部134，以防止连接构件140的上升和变形。
[0113]此外，通过形成在连接构件140上的焊料部150防止施加到半导体封装件100的边缘的应力的集中。
[0114]此外，通过连接构件140容易阻挡噪声。
[0115]此外，焊料部150形成在中央部，通过增加连接部(10引脚)来提高信号稳定性。
[0116]图11示出了根据实施例的制造半导体封装件100的方法。图11中示出的以及下面描述的功能在先前描述由于形成半导体封装件100而在图3至图10示出的结构元件时已经详细地进行了描述。因此，在此包含之前包括的描述。在操作1110处，所述方法制备基板110。在操作1120处，所述方法在基板110上安装至少一个芯片构件120。在操作1130处，所述方法形成对芯片构件120进行密封的成型部130。在操作1140处，所述方法在成型部130上堆叠连接构件140。在操作1150处，所述方法在连接构件140上重新堆叠成型部130，以将连接构件140部分地暴露。在操作1160处，所述方法在暴露于其外部的连接构件140上形成焊料部150。
[0117]如上所述，根据各个实施例，提高了信号稳定性，并且防止了应力的集中。
[0118]虽然本公开包括具体示例，但是对于本领域普通技术人员将明显的是，在不脱离权利要求及其等同物的精神和范围的情况下，可对这些示例做出形式和细节上的各种改变。在此描述的示例将仅被视为描述性意义，而并不是为了限制的目的。每个示例中的特征或方面的描述将被视为可适用于其它示例中相似的特征或方面。如果以不同的顺序执行所描述的技术，和/或如果以不同的方式来组合描述的系统、架构、装置或电路中的组件，和/或通过其它的组件或它们的等同物替换或者增加组件，则可实现合适的结果。因此，本公开的范围不是由【具体实施方式】限定，而是由权利要求及其等同物限定，权利要求及其等同物范围内的全部变型将被解释为包括在本公开中。
【主权项】
1.一种半导体封装件，包括: 芯片构件，安装在基板的上表面、下表面或者上表面和下表面二者上； 成型部，堆叠为使芯片构件嵌入； 连接构件，设置在成型部的中部； 焊料部，形成在连接构件的一部分上。2.如权利要求1所述的半导体封装件，其中，所述连接构件部分地暴露于成型部的外部。3.如权利要求1所述的半导体封装件，其中，所述焊料部被设置为暴露于连接构件的外部。4.如权利要求1所述的半导体封装件，其中，所述成型部包括堆叠在基板的上表面上的第一成型部以及堆叠在基板的下表面上的第二成型部。5.如权利要求4所述的半导体封装件，其中，所述连接构件堆叠在第二成型部上，并且呈板形。6.如权利要求5所述的半导体封装件，其中，所述连接构件通过辅助连接导体连接到基板。7.如权利要求4所述的半导体封装件，其中，第二成型部的边缘形成有主连接导体。8.如权利要求1所述的半导体封装件，其中，所述连接构件通过无电镀覆形成或使用导电膏图案化形成。9.如权利要求1所述的半导体封装件，其中，所述成型部由环氧塑封料形成。10.如权利要求4所述的半导体封装件，其中，所述芯片构件部分地暴露于第一成型部的外部。11.如权利要求4所述的半导体封装件，其中，所述芯片构件部分地暴露于第二成型部的外部。12.如权利要求4所述的半导体封装件，其中，所述焊料部形成在第二成型部的中部。13.—种制造半导体封装件的方法，包括: 在基板上安装至少一个芯片构件； 形成密封芯片构件的成型部； 在成型部上堆叠连接构件； 在连接构件上重新堆叠成型部； 在连接构件的一部分上形成焊料部。14.如权利要求13所述的方法，所述方法还包括: 将连接构件部分地暴露于成型部的外部。15.如权利要求13所述的方法，所述方法还包括: 将位于连接构件上的焊料部设置为暴露于连接构件的外部。16.如权利要求13所述的方法，其中，在成型部上堆叠连接构件的步骤包括: 对成型部进行部分地蚀刻； 在通过蚀刻形成的槽上形成连接构件。17.如权利要求16所述的方法，其中，通过无电镀覆或使用导电膏图案化来形成连接构件。18.如权利要求13所述的方法，其中，在连接构件上重新堆叠成型部的步骤包括:将成型部堆叠为使连接构件嵌入；通过激光钻孔形成暴露孔，以将连接构件部分地暴露。
【文档编号】H01L23/488GK106067447SQ201610073003
【公开日】2016年11月2日
【申请日】2016年2月2日 公开号201610073003.7, CN 106067447 A, CN 106067447A, CN 201610073003, CN-A-106067447, CN106067447 A, CN106067447A, CN201610073003, CN201610073003.7
【发明人】柳锺仁, 沈杞柱, 俞度在, 李奇柱, 金镇洙
【申请人】三星电机株式会社