碳化硅功率器件结终端结构及制造方法、碳化硅功率器件与流程

本发明属于功率器件结终端结构技术领域，尤其涉及一种碳化硅功率器件结终端结构及制造方法、碳化硅功率器件。

背景技术：

碳化硅(sic)作为新一代的宽禁带半导体材料，在功率半导体领域具有极其优异的性能表现，是功率半导体器件发展的前沿和未来方向。sic(碳化硅)是一种由硅(si)和碳(c)构成的化合物半导体材料，具有优越的电学性能，包括宽禁带(2.3～3.3ev)，是si的3倍；高击穿场强(0.8e16～3e16v/cm)，是si的10倍；高饱和漂移速度(2e7cm/s)，si的2.7倍；以及高热导率(4.9w/cmk)，约是si的3.2倍。这些特性使碳化硅材料有禁带宽度大、击穿场强高、热导率大、饱和速度大、最大工作温度高等优良特性，这些优良的性质，使碳化硅电子器件可以在高电压、高发热量、高频率的环境下工作，故而碳化硅被认为是制作高功率电子器的最佳材料与砷化镓、硅相比，碳化硅在高压、高温方面有压倒性的优良性质。

碳化硅功率器件作为碳化硅半导体材料的主要应用领域，具有高压大功率特性，因而反向击穿电压成为碳化硅功率器件的最关键参数。而决定碳化硅功率器件的反向击穿电压的最关键结构就是碳化硅功率器件的结终端结构。结终端结构是否能够有效地降低电场密度，就成为碳化硅功率器件成败的关键。

技术实现要素：

本发明提供一种碳化硅功率器件结终端结构的制造方法，以实现精确调节碳化硅功率器件结终端结构的杂质分布，从而实现对结终端结构区域电场分布的控制。

进一步地，本发明还提供一种由上述方法获得的碳化硅功率器件结终端结构以及碳化硅功率器件。

本发明是这样实现的：

一种碳化硅功率器件结终端结构的制造方法，包括以下步骤：

步骤s01.提供具有碳化硅外延层的衬底；

步骤s02.在所述碳化硅外延层表面且自所述碳化硅外延层表面向远离所述碳化硅外延层的方向上，沉积形成层叠叠设的若干层介质薄膜；

步骤s03.分别对各个所述介质薄膜进行刻蚀处理，使各介质薄膜具有不同的边界；

步骤s04.采用光刻胶的涂布曝光显影工艺对具有不同边界的所述若干层介质薄膜进行处理，获得便于进行p型杂质注入的硬掩膜图案；

步骤s05.对所述碳化硅外延层表面进行p型杂质注入处理，获得具有不同深度和浓度分布的p型杂质；

步骤s06.去除所述碳化硅外延层表面的硬掩膜和具有不同边界的若干层介质薄膜，得到碳化硅功率器件结终端结构。

以及，一种碳化硅功率器件结终端结构，所述结终端结构具有衬底以及叠设于所述衬底表面的碳化硅外延层，所述碳化硅外延层中含有p型杂质，所述p型杂质在所述碳化硅外延层中呈不同深度和浓度分布状态。

相应地，一种碳化硅功率器件，所述碳化硅功率器件包括如上所述的碳化硅功率器件结终端结构。

本发明的有益效果如下：

相对于现有技术，本发明提供的碳化硅功率器件结终端结构的制造方法，通过在碳化硅外延层表面形成具有不同边界的若干层介质膜层，并在介质膜层表面形成掩膜层，以实现对碳化硅外延层进行不同浓度和深度的p注入，从而获得结终端区域电场分布可控的碳化硅功率器件结终端结构，能够减少结终端所占的管芯面积，降低碳化硅功率器件的生产成本。

本发明提供的碳化硅功率器件结终端结构，由于其p型杂质具有不同的分布深度和浓度，其结终端区域电场分布具有良好的可控性，因而结终端所占的管芯面积小。

本发明提供的碳化硅功率器件，由于其结终端结构中的p型杂质具有不同深度和浓度分布，其结终端区域电场分布具有良好的可控性，因而结终端所占的管芯面积小，节约管芯尺寸，可以极大的降低碳化硅功率器件的成本。

附图说明

为了更清楚地说明本发明施例中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本发明提供的碳化硅功率器件结终端结构的制造方法中在碳化硅外延层表面形成的具有若干层介质膜的结构示意图；

图2是本发明提供的碳化硅功率器件结终端结构的制造方法中在介质膜表面生成第一掩膜层18的示意图；

图3是本发明提供的碳化硅功率器件结终端结构的制造方法中对第五介质薄膜17进行刻蚀得到的结构示意图；

图4是本发明提供的碳化硅功率器件结终端结构的制造方法中在刻蚀后的第五介质薄膜17表面生成第二掩膜层19的示意图；

图5是本发明提供的碳化硅功率器件结终端结构的制造方法中对第四介质薄膜16进行刻蚀得到的结构示意图；

图6是本发明提供的碳化硅功率器件结终端结构的制造方法中对第三介质薄膜15进行刻蚀得到的结构示意图；

图7是本发明提供的碳化硅功率器件结终端结构的制造方法中对第二介质薄膜14进行刻蚀得到的结构示意图；

图8是本发明提供的碳化硅功率器件结终端结构的制造方法中对第一介质薄膜13进行刻蚀得到的结构示意图；

图9是本发明提供的碳化硅功率器件结终端结构的制造方法去除第二掩膜层19后得到的结构示意图；

图10是本发明提供的碳化硅功率器件结终端结构的制造方法中形成第三掩膜层20图案的结构示意图；

图11是本发明提供的碳化硅功率器件结终端结构的制造方法中p型杂质注入获得的注入深度结构示意图；

图12是本发明提供的碳化硅功率器件结终端结构的制造方法中获得的结终端结构示意图；

图13是本发明提供的碳化硅功率器件结终端结构的制造方法中图11所述的两个结构顺序排列进行p型杂质注入示意图；

图14是本发明提供的碳化硅功率器件结终端结构的制造方法中图11所述的两个结构反向排列进行p型杂质注入示意图；

图15是本发明提供的碳化硅功率器件结终端结构的制造方法中图11所述的两个结构反向排列进行p型杂质注入示意图；

其中，11-衬底；12-碳化硅外延层；13-第一介质薄膜；14-第二介质薄膜；15-第三介质薄膜；16-第四介质薄膜；17-第五介质薄膜；18-第一掩膜层；19-第二掩膜层；20-第三掩膜层；21-p型杂质注入层。

具体实施方式

为了使本发明要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

本发明一方面提供一种碳化硅功率器件结终端结构的制造方法。

请参阅图1～12，该碳化硅功率器件结终端结构的制造方法包括以下步骤：

步骤s01.提供具有碳化硅外延层12的衬底11。

步骤s02.在碳化硅外延层12表面且自所述碳化硅外延层12表面向远离所述碳化硅外延层12的方向上，沉积形成层叠叠设的若干层介质薄膜；具体参阅图1，以包括第一介质薄膜13、第二介质薄膜14、第三介质薄膜15、第四介质薄膜16和第五介质薄膜17总共五层依次层叠的介质薄膜为例进行解释。

步骤s03.分别对各个所述介质薄膜进行刻蚀处理，使各介质薄膜具有不同边界，具体参阅图2～9。

步骤s04.采用光刻胶的涂布曝光显影工艺对具有不同边界的所述若干层介质薄膜进行处理，获得便于进行p型杂质注入的硬掩膜图案，具体参阅图10；

步骤s05.对所述碳化硅外延层表面进行p型杂质注入处理，获得具有不同深度和浓度分布的p型杂质，具体参阅图11；

步骤s06.去除所述碳化硅外延层表面的硬掩膜和具有不同边界的若干层介质薄膜，得到碳化硅功率器件结终端结构，具体参阅图12。

下面对上述制造方法做详细的解释说明：

步骤s01中，涉及的衬底11为导电性衬底，具体可以是碳化硅衬底、硅衬底、金刚石衬底等，只要是具有导电功能的材料，均可以作为本发明的衬底11。碳化硅外延层12为在衬底12形成的一层材料层。

在对包括碳化硅外延层12的衬底11进行加工处理前，还包括对碳化硅外延层12表面进行清洁的过程。具体可采用酸洗，并采用去离子水进行反复清洗、氮气吹干等过程。

步骤s02中，在碳化硅外延层12表面向远离碳化硅外延层12的方向上形成层叠叠设的若干层介质薄膜，所述介质薄膜的层数至少为两层，而且为两种不同的材料，如介质薄膜的层数可以是三层、四层、五层、六层、七层等。在图1的示例中，显示的是具有五层的介质薄膜，包括第一介质薄膜13、第二介质薄膜14、第三介质薄膜15、第四介质薄膜16和第五介质薄膜17。其中第一介质薄膜13层叠于碳化硅外延层12表面，第二介质薄膜14层叠于第一介质薄膜13表面，第三介质薄膜15层叠于第二介质薄膜14表面，第四介质薄膜16层叠于第三介质薄膜15表面，第五介质薄膜17层叠于第四介质薄膜16表面。在示例中，介质薄膜的材料可以是二氧化硅(sio2)或者氮化硅(sin)，当然也可以是由其他材料形成的介质薄膜，只要在刻蚀处理过程中，可以形成具有不同边界的材料，均可以用作本发明的介质薄膜材料。

在图1的示例中，第一介质薄膜13、第三介质薄膜15、第五介质薄膜17的材料均为二氧化硅，而第二介质薄膜14、第四介质薄膜16均为氮化硅。以二氧化硅形成的介质薄膜和氮化硅形成的介质薄膜交互叠设的目的，是为了可以在刻蚀过程中，形成具有不同边界，以便于后续p型杂质注入的注入深度、浓度的精准控制。

优选地，二氧化硅形成的介质薄膜厚度为0.5μm～3μm，氮化硅形成的介质薄膜厚度为200埃～2000埃。

此外，若干介质薄膜的组合方式也可以是其他，如，当若干层介质薄膜仅有两层，那么第一介质薄膜13的材料可以二氧化硅，第二介质薄膜14的材料为氮化硅；又如，当若干层介质薄膜仅有三层，第一介质薄膜13的材料可以二氧化硅，第二介质薄膜14的材料为氮化硅，第三介质薄膜15的材料为二氧化硅。

步骤s03中，采用光刻胶涂布曝光显影工艺，在第五介质薄膜17表面涂覆一层光刻胶，并由此形成第一硬掩膜18的图案。第一硬掩膜18的图案使得第五介质薄膜17具有局部外露，以便于进行刻蚀处理。由于第五介质薄膜17的材料是二氧化硅，可以利用湿法腐蚀工艺进行刻蚀，采用氟化铵的饱和溶液使得第五介质薄膜17的外露部位被腐蚀掉，并且由于氟化铵饱和溶液的各向同性，第五介质薄膜17的刻蚀部位形成倾斜面，理论上形成的倾斜角角度为45°，但是由于腐蚀时间的关系，会出现一定的弧度，因此实际其倾斜角度大约为40°，，可以通过控制氟化铵饱和溶液的腐蚀时间来精确定位最终保留的第五介质薄膜17的边界。经过刻蚀，第五介质薄膜17的边界可以如图3所示。刻蚀形成的倾斜面可以使得后续p型杂质在注入时，在该倾斜面正对的碳化硅外延层12中形成不同的注入深度。

在对第五介质薄膜17进行刻蚀处理后，采用去胶工艺，将第一硬掩膜18去除，并经酸洗、水洗干净。随后再用光刻胶的涂布曝光显影工艺，在经过刻蚀后的第五介质薄膜17表面涂覆一层光刻胶，该光刻胶覆盖至第五介质薄膜17形成的倾斜面上，并由此形成第二硬掩膜19的图案。此时，第四介质薄膜16有局部表面外露，以等离子体干法刻蚀工艺，对第四介质薄膜16的外露部位进行刻蚀处理，使其没有被第二硬掩膜19保护的部位全部被刻蚀掉，刻蚀后获得的结构具体如图5所示。

采用氟化铵饱和溶液对上述获得的如图5所示的结构进行腐蚀刻蚀，将部分第三介质薄膜15刻蚀掉，由于氟化铵饱和溶液具有各向同性，第三介质薄膜15被刻蚀的部位形成倾斜面，倾斜面的倾斜角度约为40°，通过控制氟化铵饱和溶液的腐蚀时间，精确定位最终保留的第三介质薄膜15的边界，经过刻蚀，第三介质薄膜15的边界可以如图6所示。刻蚀形成的倾斜面可以使得后续p型杂质在注入时，在该倾斜面正对的碳化硅外延层12中形成不同的注入深度。

以等离子体干法刻蚀工艺，对第三介质薄膜15刻蚀得到的结构进行进一步刻蚀，使得外露的第二介质薄膜14被部分刻蚀掉，其刻蚀程度可以与第四介质薄膜16相当，从而使得第一介质薄膜13部分露出，以利于后续进一步刻蚀，对第二介质薄膜14刻蚀后获得的结构具体如图7所示。

采用氟化铵饱和溶液对上述获得的如图7所示的结构进行腐蚀刻蚀，将部分第一介质薄膜13刻蚀掉，由于氟化铵饱和溶液具有各向同性，第三介质薄膜15被刻蚀的部位形成倾斜面，倾斜面的倾斜角度约为40°，通过控制氟化铵饱和溶液的腐蚀时间，精确定位最终保留的第一介质薄膜13的边界。在对第一介质薄膜13进行腐蚀刻蚀时，可以控制其浸入氟化铵饱和溶液的高度，如使得氟化铵饱和溶液仅浸没第一介质薄膜13，则其仅对第一介质薄膜13进行刻蚀，也可以使得氟化铵饱和溶液在浸没第一介质薄膜13时，同样浸没第三介质薄膜15，此时氟化铵饱和溶液同时对第一介质薄膜13和第三介质薄膜15进行腐蚀刻蚀，最终获得第一介质薄膜13、第三介质薄膜15的边界可以如图8所示。由此形成具有不同边界的介质薄膜，确保后续p型杂质在注入时，在各个介质薄膜倾斜面、各个介质薄膜的作用下，在碳化硅外延层12的不同区域中形成不同的注入深度、浓度。

步骤s04中，采用去胶工艺，将第二硬掩膜19去除，并经酸洗、水洗干净。随后再用光刻胶的涂布曝光显影工艺，在经过刻蚀后的第五介质薄膜17表面、碳化硅外延层12的表面涂覆一层光刻胶，该光刻胶覆盖至第五介质薄膜17的倾斜面上，并由此形成第三硬掩膜20的图案，形成的第三硬掩膜20的图案具体如图10。

步骤s05中，p型杂质注入处理为在400～500℃的条件下，将铝离子注入碳化硅外延层12中的过程，其注入能量为200kev～2000kev，注入剂量为1e10～1e16，由p型杂质注入的获得具有不同深度和浓度分布的p型杂质21，具体如图11所示。

步骤s06中，使用氟化铵饱和溶液、70℃磷酸去除步骤s04残留的各个介质薄膜，使得碳化硅外延层12完全露出，由此获得碳化硅功率器件结终端结构。

此外，还包括对步骤s06获得的碳化硅功率器件结终端结构进行退火激活处理。

具体的退火激活操作如下：(1)在碳化硅外延层12表面进行光刻胶涂布处理，光刻胶的涂布厚度为0.5μm～5μm，并将涂覆的光刻胶置于惰性气氛中105～150℃中烘烤30～120min；(2)转移至惰性气氛且温度为1400～1900℃的环境中退火激活10s～6000s；(3)转移至氧气氛围且温度为700～1200℃中氧化处理1～3h，去除碳化硅外延层12表面析出的碳，冷却至室温后进行酸洗、水洗、吹干，至此完成碳化硅功率器件结终端结构的制造，获得的碳化硅功率器件结终端结构具体如图12所示。

至此，本发明的碳化硅功率器件结终端结构制造完成。本发明的制造方法，通过在碳化硅外延层表面形成具有不同边界结构的若干介质薄膜，由此精确的调节和控制p型杂质的注入深度、注入浓度，使其具有合理的三维分布尺寸，从而可以减小结终端结构的面积，从而可以减小碳化硅功率器件管芯结终端的面积，有效的节约管芯尺寸，从而降低碳化硅功率器件的生产成本，提高经济效益。

本发明提供的碳化硅功率器件结终端结构的制造方法，可以采用多组进行光刻、p型杂质注入处理，具体可以如图13、14、15所示的组合。其中图13是两组顺序使用，图14、15是两组相对排列使用，将多组进行组合再光刻、p型杂质注入，可以极大的提高生产效率，降低生产成本。

基于上述的制造方法，本发明第二方面提供一种碳化硅功率器件结终端结构。该碳化硅功率器件结终端结构采用上述的方法制造，具体如图12所示。所述结终端结构具有衬底11以及叠设于所述衬底11表面的碳化硅外延层12，所述碳化硅外延层12中含有p型杂质21，所述p型杂质21呈不同深度和浓度分布状态。

基于上述碳化硅功率器件结终端结构，本发明第三方面提供一种碳化硅功率器件。所述碳化硅功率器件具有如上所述的碳化硅功率器件结终端结构。由于该碳化硅功率器件的结终端结构中p型杂质在各个区域的浓度、深度在三维尺寸分布合理，从而可以有有效控制碳化硅功率器件结终端结构区域的电场分布，使得其反向击穿电压增大，在1200v下，反向漏电电流小于10μa，而在100μa下，反向击穿电大大于1200v。

为了更好的说明本发明的技术方案，下面结合具体实施例进行说明。

实施例1

请参阅图1～12，本实施1提供一种碳化硅功率器件结终端结构的制造方法，具体包括以下步骤：

s1.提供硅衬底11，硅衬底11的一表面上沉积有碳化硅外延层12，硅衬底11的厚度为500μm，碳化硅外延层12的厚度为30μm；对碳化硅外延层12进行酸洗、水洗、吹干处理，并利用等离子体增强型化学气相沉积的方法，在碳化硅外延层12表面沉积形成厚度为1.5μm的第一介质薄膜13，该第一介质薄膜13的材料为二氧化硅；在第一介质薄膜13表面沉积形成厚度为500埃的第二介质薄膜14，该第二介质薄膜14的材料为氮化硅；在第二介质薄膜14表面沉积形成厚度为1.5μm的第三介质薄膜15，该第三介质薄膜15的材料为二氧化硅；在第三介质薄膜15表面沉积形成厚度为500埃的第四介质薄膜16，该第四介质薄膜16的材料为氮化硅；在第四介质薄膜16表面沉积形成厚度为1.5μm的第五介质薄膜17，该第五介质薄膜17的材料为二氧化硅，具体结构如图1所示。

s2.采用光刻胶涂布曝光显影工艺，在第五介质薄膜17表面形成具有图2所示的第一硬掩膜18的图案。

s3.采用氟化铵的饱和溶液使得第五介质薄膜17发生腐蚀，由此获得第五介质薄膜17的边界，并且被腐蚀的表面形成倾斜面，其倾斜角度约为40°，具体结构如图3所示。

s4.采用去胶工艺，将第一硬掩膜18图案去除，并经酸洗、水洗干净。随后再用光刻胶的涂布曝光显影工艺，在经过刻蚀后的第五介质薄膜17表面涂覆一层光刻胶，该光刻胶覆盖至第五介质薄膜17形成的倾斜面上，并由此形成第二硬掩膜19的图案。此时，第四介质薄膜16有局部表面未被第二硬掩膜19的图案覆盖，以等离子体干法刻蚀工艺，第四介质薄膜16未被第二硬掩膜19覆盖的部位进行刻蚀处理，刻蚀后获得的结构具体如图5所示。

s5.采用氟化铵的饱和溶液使得第三介质薄膜15发生腐蚀，由此获得第三介质薄膜15的边界，并且被腐蚀的表面形成倾斜面，其倾斜角度约为40°，具体结构如图6所示。

s6.以等离子体干法刻蚀工艺，第二介质薄膜14进行刻蚀处理，使其保留边界与第四介质薄膜16的边界相同，刻蚀后获得的结构具体如图7所示。

s7.采用氟化铵的饱和溶液使得第一介质薄膜13发生腐蚀，由此获得第一介质薄膜13的边界，并且被腐蚀的表面形成倾斜面，其倾斜角度约为40°，具体结构如图8所示，至此，第一介质薄膜13、第三介质薄膜15、第五介质薄膜17被刻蚀的程度互不相同，形成的倾斜面正投影至碳化硅外延层12上时，互相不重合，以利于对后续p型杂质注入浓度和深度的控制。

s8.采用去胶工艺，将第二硬掩膜19图案去除，并经酸洗、水洗干净，得到如图9所示的结构。

s9.利用用光刻胶的涂布曝光显影工艺，在第五介质薄膜17表面、碳化硅外延层12的表面涂覆一层光刻胶，该光刻胶延伸覆盖至第五介质薄膜17的倾斜面上，并由此形成第三硬掩膜20的图案，形成的第三硬掩膜20的图案具体如图10。

s10.p型杂质注入，在400℃下进行铝离子注入，注入能量是500kev，注入剂量是1e11，注入之后使用氟化铵饱和溶液去除表面的二氧化硅、使用70℃的磷酸去除氮化硅；并在碳化硅外延层12表面进行光刻胶涂布，涂布厚度是5μm，随后置于氮气氛围中150℃烘烤60min，再对衬底11进行光刻胶涂布，光刻胶的涂布厚度是5μm，并在氮气环境中150℃烘烤60min；然后在氮气环境中且1400℃下退火激活30s，最后置于氧气环境中700℃氧化1.5h，去除析出的碳；冷却后对表面进行酸洗、水洗、吹干处理，由此完成一种碳化硅功率器件结终端结构的制造，具体详见图12。经检测，该碳化硅功率器件结终端结构在1200v下，反向漏电电流小于10μa，在100μa下，反向击穿电压大于1200v。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。