硅基电感结构及其中的封闭线的版图的制作方法

本发明涉及半导体集成电路，尤其涉及一种硅基电感结构及其中的封闭线的版图。

背景技术：

在半导体集成电路中，近年来，随着无线移动通信技术的飞速发展，对低造价、高性能的片上射频器件的需求也在不断地增加。为了满足高集成度的要求，硅基电感如片上硅基螺旋电感已成为压控振荡器、低噪声放大器、混频器以及中频滤波器等通信模块中的关键元件。衡量电感性能的重要指标是品质因子。其定义是:每一振荡周期里电感器存储能量和损耗能量之比。品质因子越高表示电感效率越高。对于品质因子的影响因素包括:金属线圈的欧姆损耗、电感器寄生电容以及衬底的损耗。在低频段，电感性能主要由电感金属线的特性决定(主要是金属的损耗)；而在高频段，衬底损耗是影响硅基电感性能的主要原因,其主要源自在衬底上产生的感应电流消耗。频率增加时,电磁波穿透衬底的深度增加，感应电流增大,衬底损耗变大。

目前,有多种途径减小高频时的衬底损耗,提高电感品质因子,包括mems法,在硅片顶部或底部选择性刻蚀去硅材料,形成悬空式线圈；在电感线圈和硅衬底之间设置格状屏蔽层；增加磁性材料层；优化电感版图；采用高电阻率衬底材料；在电感线圈和硅衬底之间形成厚介质层；采用厚金属层或高电导率的铜线等等方法。

但即使采用这些方法也不能完全避免衬底等损耗,甚至带来新的损耗，而且性价比低，且工艺难度较高。因此，有必要开发一种能够在常规工艺流程下降低衬底损耗、有效提高品质因子的电感结构。

技术实现要素：

本发明提供的一种硅基电感结构，包括：衬底；电感线圈，位于所述衬底上；一封闭金属线和一封闭多晶硅线，所述封闭金属线和所述封闭多晶硅线位于所述衬底与所述电感线圈之间，所述封闭金属线位于所述封闭多晶硅线之上，所述封闭金属线与所述封闭多晶硅线通过通孔连接，并所述封闭金属线接地，其中，所述封闭金属线包括多个相邻的线段，所述封闭多晶硅线包括多个相邻的线段，且在电感磁场变换下，所述封闭金属线的相邻线段间产生相反方向的互补电流，所述封闭多晶硅线的相邻线段间产生相反方向的互补电流。

更进一步的，所述封闭金属线覆盖的区域具有一x轴方向和一y轴方向，所述封闭金属线的覆盖区域包括多个与x轴平行的间隙和多个与y轴平行的间隙，其中位于所述封闭金属线的覆盖区域中心位置的一与x轴平行的间隙和一与y轴平行的间隙构成“十”字结构的间隙，且所述封闭金属线的覆盖区域还包括一与x轴成一锐角的间隙和一与x轴成一钝角的间隙，所述与x轴成一锐角的间隙和所述与x轴成一钝角的间隙与所述“十”结构的间隙共同构成“米”字结构的间隙，其中所述与x轴平行的间隙与所述与x轴成一锐角的间隙或所述与x轴成一钝角的间隙形成交替“连通-不连通”的结构。

更进一步的，所述与x轴平行的间隙中的相邻两个间隙中的一个与所述与x轴成一锐角的间隙连接或所述与x轴成一钝角的间隙连接，另一个与所述与x轴成一锐角的间隙及所述与x轴成一钝角的间隙不连接，所述封闭金属线的覆盖区域内的金属线被所述间隙分割成多个金属线段。

更进一步的，所述封闭金属线的覆盖区域的金属线被所述间隙分割成从周围8个方向向所述封闭金属线的覆盖区域中心形成多折环绕封闭线。

更进一步的，被所述间隙分割的多个所述金属线段首尾相互连接组成封闭结构，部分所述金属线段与x轴方向平行，部分所述金属线段与y轴方向平行。

更进一步的，所述封闭金属线的覆盖区域内的所述与x轴平行的间隙和所述与y轴平行的间隙为工艺最小值。

更进一步的，所述金属线段为工艺最大值。

更进一步的，所述封闭多晶硅线与所述封闭金属线的形状相同并且尺寸相同。

更进一步的，所述封闭多晶硅线与所述封闭金属线下对齐堆叠。

更进一步的，所述封闭金属线为所述电感线圈与所述封闭多晶硅线之间的任一层金属线。

更进一步的，所述封闭金属线为与所述封闭多晶硅线相邻的一层金属线。

更进一步的，所述封闭金属线的覆盖区域和所述封闭多晶硅线的覆盖区域与所述电感线圈的覆盖区域的形状相同，且三者上下对齐。

本发明还提供一种位于硅基电感的衬底与电感线圈之间的封闭线的版图，包括：一封闭金属线和一封闭多晶硅线，所述封闭金属线和所述封闭多晶硅线位于所述衬底与所述电感线圈之间，所述封闭金属线位于所述封闭多晶硅线之上，所述封闭金属线与所述封闭多晶硅线通过通孔连接，并所述封闭金属线接地，其中，所述封闭金属线包括多个相邻的线段，所述封闭多晶硅线包括多个相邻的线段，且在电感磁场变换下，所述封闭金属线的相邻线段间产生相反方向的互补电流，所述封闭多晶硅线的相邻线段间产生相反方向的互补电流。

更进一步的，所述封闭金属线覆盖的区域具有一x轴方向和一y轴方向，所述封闭金属线的覆盖区域包括多个与x轴平行的间隙和多个与y轴平行的间隙，其中位于所述封闭金属线的覆盖区域中心位置的一与x轴平行的间隙和一与y轴平行的间隙构成“十”字结构的间隙，且所述封闭金属线的覆盖区域还包括一与x轴成一锐角的间隙和一与x轴成一钝角的间隙，所述与x轴成一锐角的间隙和所述与x轴成一钝角的间隙与所述“十”结构的间隙共同构成“米”字结构的间隙，其中所述与x轴平行的间隙与所述与x轴成一锐角的间隙或所述与x轴成一钝角的间隙形成交替“连通-不连通”的结构，所述与x轴平行的间隙中的相邻两个间隙中的一个与所述与x轴成一锐角的间隙连接或所述与x轴成一钝角的间隙连接，另一个与所述与x轴成一锐角的间隙及所述与x轴成一钝角的间隙不连接，所述封闭金属线的覆盖区域内的金属线被所述间隙分割成多个金属线段，所述金属线段首尾相互连接组成封闭结构，部分所述金属线段与x轴方向平行，部分所述金属线段与y轴方向平行。

更进一步的，所述封闭多晶硅线与所述封闭金属线的形状相同并且尺寸相同。

本发明提供的硅基电感结构及其中的封闭线的版图，通过在硅基电感的衬底与电感线圈之间加入双层封闭线结构，其中，每一封闭线包括多个相邻的线段，且在电感磁场变换下，每个封闭线内的相邻线段间产生相反方向互补电流，导致自身电磁场会相互抵消，既实现屏蔽电磁波，减小衬底损耗，又减少封闭金属线自身带来的损耗，从而达到减少总体损耗的目的。

附图说明

图1为本发明一实施例的硅基电感结构示意图。

图2为沿图1中剖切线a剖切的切面示意图。

图3为图2中的封闭金属线内的感应电流的流向示意图。

图4为仿真电路示意图。

图5为仿真电路示意图。

图6为仿真的史密斯圆图表。

图中主要元件附图标记说明如下：

100、衬底；200、电感线圈；300、封闭金属线；400、封闭多晶硅线；500、通孔。

具体实施方式

下面将结合附图，对本发明中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本发明保护的范围。

在本发明一实施例中，提供一种硅基电感结构，以提高硅基电感的品质因子并降低硅基电感的损耗。请参阅图1，图1为本发明一实施例的硅基电感结构示意图，如图1所示，本发明的硅基电感结构包括：

衬底100，如硅衬底。

电感线圈200，位于衬底100上。在本发明一实施例中，电感线圈200为金属线。一封闭金属线300和一封闭多晶硅(poly)线400，封闭金属线300和封闭多晶硅线400位于衬底100与电感线圈200之间，封闭金属线300位于封闭多晶硅线400之上，封闭金属线300与封闭多晶硅线400通过通孔500连接，并封闭金属线300接地，其中，封闭金属线300包括多个相邻的线段，封闭多晶硅线400包括多个相邻的线段，且在电感磁场变换下，封闭金属线300的相邻线段间产生相反方向的互补电流，封闭多晶硅线400的相邻线段间产生相反方向的互补电流。

更具体的，如图1所示，通孔500有多排。

更具体的，请再参阅图2，图2为沿图1中剖切线a剖切的切面示意图。如图2所示，也即封闭金属线300的剖面图。如图2所示，封闭金属线300覆盖的区域具有一x轴方向和一y轴方向，封闭金属线300的覆盖区域包括多个与x轴平行的间隙310和多个与y轴平行的间隙320，其中位于封闭金属线300的覆盖区域中心位置的一与x轴平行的间隙310和一与y轴平行的间隙320构成“十”字结构的间隙，且封闭金属线300的覆盖区域还包括一与x轴成一锐角的间隙330和一与x轴成一钝角的间隙340，与x轴成一锐角的间隙330和与x轴成一钝角的间隙340与“十”结构的间隙共同构成“米”字结构的间隙，其中与x轴平行的间隙310与与x轴成一锐角的间隙330或与x轴成一钝角的间隙340形成交替“连通-不连通”的结构。具体的，与x轴平行的间隙310中的相邻两个间隙中的一个与与x轴成一锐角的间隙330连接或与x轴成一钝角的间隙340连接，另一个与与x轴成一锐角的间隙330及与x轴成一钝角的间隙340不连接，封闭金属线300的覆盖区域内的金属线被间隙(310、320、330和340)分割成多个金属线段350，如图2中的空白区域。也即，封闭金属线300的覆盖区域的金属线被间隙(310、320、330和340)分割成从周围8个方向向封闭金属线300的覆盖区域中心形成多折环绕封闭线。更具体的，如图2所示，被间隙(310、320、330和340)分割的多个金属线段350首尾相互连接组成封闭结构，部分金属线段350与x轴方向平行，部分金属线段350与y轴方向平行。

请再参阅图3，图3为图2中的封闭金属线内的感应电流的流向示意图。如图3所示，在电感磁场变换下，感应电流在封闭金属线300上流动时，相邻线段上的电流流动方向正好相反，导致自身电磁场会相互抵消，既实现屏蔽电磁波，减小衬底损耗，又减少封闭金属线300自身带来的损耗，从而达到减少总体损耗的目的。图3仅为示意图，图3中的空白部分为图2中的间隙，实线部分为图2中金属线，也即将图2中的金属线宽度缩小，间隙的宽度放大，以便清晰表示电流的流向。

如图2所示，在本发明一实施例中，封闭金属线300的覆盖区域内的与x轴平行的间隙310和与y轴平行的间隙320为工艺最小值。金属线段350为工艺最大值。如此，使得封闭金属线300的面积最大，在工艺条件下的缝隙达到最小，从而使电感发出的电磁波能透过封闭金属线300的量最小，从而使得其在衬底上感应出的涡流损耗最小。

在本发明一实施例中，封闭多晶硅线400与封闭金属线300的形状相同并且尺寸相同以形成双层封闭线结构。更优的，封闭多晶硅线400与封闭金属线300的形状相同，尺寸相同，并且封闭多晶硅线400与封闭金属线300上下对齐堆叠。双层封闭线将穿透的电磁波有效封堵，既避免在衬底上继续形成感应电流，从而减小衬底损耗，又避免或减小磁场在封闭多晶硅线400与封闭金属线300的中产生的感应电流而导致的涡流损耗，以实现进一步提高电感器件品质因子的目的。

在本发明一实施例中，封闭金属线300为与封闭多晶硅线400相邻的一层金属线，如图可减小通孔的长度以进一步减小损耗，并更容易增加通孔密度，对电感发出的电磁波的阻挡效果更好。当然在本发明其它实施例中，封闭金属线300可为电感线圈200与封闭多晶硅线400之间的任一层金属线。

在本发明一实施例中，封闭金属线300的覆盖区域和封闭多晶硅线400的覆盖区域与电感线圈200的覆盖区域的形状相同，且三者上下对齐。

本发明的硅基电感的技术节点为28nm及以下。

更进一步的，在本发明一实施例中，还提供一种位于硅基电感的衬底与电感线圈之间的封闭线的版图，具体的可参阅图2，该封闭线包括：一封闭金属线300和一封闭多晶硅(poly)线400，封闭金属线300和封闭多晶硅线400位于衬底100与电感线圈200之间，封闭金属线300位于封闭多晶硅线400之上，封闭金属线300与封闭多晶硅线400通过通孔500连接，封闭金属线300接地，其中，封闭金属线300包括多个相邻的线段，封闭多晶硅线400包括多个相邻的线段，且在电感磁场变换下，封闭金属线300的相邻线段间产生相反方向的互补电流，封闭多晶硅线400的相邻线段间产生相反方向的互补电流。

如图2所示，封闭金属线300覆盖的区域具有一x轴方向和一y轴方向，封闭金属线300的覆盖区域包括多个与x轴平行的间隙310和多个与y轴平行的间隙320，其中位于封闭金属线300的覆盖区域中心位置的一与x轴平行的间隙310和一与y轴平行的间隙320构成“十”字结构的间隙，且封闭金属线300的覆盖区域还包括一与x轴成一锐角的间隙330和一与x轴成一钝角的间隙340，与x轴成一锐角的间隙330和与x轴成一钝角的间隙340与“十”结构的间隙共同构成“米”字结构的间隙，其中与x轴平行的间隙310与与x轴成一锐角的间隙330或与x轴成一钝角的间隙340形成交替“连通-不连通”的结构，具体的，与x轴平行的间隙310中的相邻两个间隙中的一个与与x轴成一锐角的间隙330连接或与x轴成一钝角的间隙340连接，另一个与与x轴成一锐角的间隙330及与x轴成一钝角的间隙340不连接，封闭金属线300的覆盖区域内的金属线被间隙(310、320、330和340)分割成多个金属线段350，如图2中的空白区域。也即，封闭金属线300的覆盖区域的金属线被间隙(310、320、330和340)分割成从周围8个方向向封闭金属线300的覆盖区域中心形成多折环绕封闭线。更具体的，如图2所示，被间隙(310、320、330和340)分割的多个金属线段350首尾相互连接组成封闭结构，部分金属线段350与x轴方向平行，部分金属线段350与y轴方向平行。

如图2所示，在本发明一实施例中，封闭金属线300的覆盖区域内的与x轴平行的间隙310和与y轴平行的间隙320为工艺最小值。金属线段350为工艺最大值。

在本发明一实施例中，封闭多晶硅线400与封闭金属线300的形状相同并且尺寸相同以形成双层封闭线结构。更优的，封闭多晶硅线400与封闭金属线300的形状相同，尺寸相同，并且封闭多晶硅线400与封闭金属线300上下对齐堆叠。双层封闭线将穿透的电磁波有效封堵，既避免在衬底上继续形成感应电流，从而减小衬底损耗，又避免或减小磁场在封闭多晶硅线400与封闭金属线300的中产生的感应电流而导致的涡流损耗，以实现进一步提高电感器件品质因子的目的。

在本发明一实施例中，封闭金属线300为与封闭多晶硅线400相邻的一层金属线，如图可减小通孔的长度以进一步减小损耗，并。当然在本发明其它实施例中，封闭金属线300可为电感线圈200与封闭多晶硅线400之间的任一层金属线。

在本发明一实施例中，封闭金属线300的覆盖区域和封闭多晶硅线400的覆盖区域与电感线圈200的覆盖区域的形状相同，且三者上下对齐。

为了验证本发明的位于硅基电感的衬底与电感线圈之间的封闭线对于提高电感品质因子的作用，这里在jazz0.25umcmos射频工艺平台下对电感进行仿真。仿真工作电压为2.5v，仿真版图和参数项如下：在电感的衬底和电感金属线之间加入本发明的位于硅基电感的衬底与电感线圈之间的封闭线，该本发明的位于硅基电感的衬底与电感线圈之间的封闭线由m1金属层和(poly)多晶硅层组成，分别构造1条封闭线，封闭线通过m1接地。其中，电感的金属线采用顶层金属(metal4)层,线宽2微米,间距4微米；在本发明的位于硅基电感的衬底与电感线圈之间的封闭线中，金属层(m1)封闭线线宽4微米，每圈线间距0.5微米；poly多晶硅层的封闭线,线宽4微米,线间距0.5微米；两条封闭线之间用通孔连接，通孔间距为工艺最小值。

下面结合本发明的电感结构进行仿真分析，仿真电路示意图如图4所示，仿真工具采用cadencespectre，仿真对象是5纳享(nh)电感,工作频率3.5吉赫兹(ghz)，电感模型如图4中的410。

在仿真电感模型中，l为理想电感,rs为电感内阻损耗，cp为电感并联电容,rp电感并联电阻,cox为电感与衬底间电容,ri为衬底损耗，c1为衬底电容。其中l、rs、cp、rp、cox、r1、c1,分别为499纳亨、8.9欧姆、18ff、2.9千欧、24ff、160欧姆、70ff。

首先，仿真衬底镜像电流导致的互感效应对电感模型品质因子的影响，具体仿真电路如图4所示。

然后，仿真采用本发明的位于硅基电感的衬底与电感线圈之间的封闭线后,衬底镜像电流所产生的互感影响减小后的电感品质因子。仿真电路如图5所示，仿真结果是以史密斯圆图表示的电感等效阻抗z0，再通过转换计算公式(1)(2),获得对应的电感l和品质因子q。

其中,f为工作频率，image(z0)为zo的虚部，real(z0)为z0的实部。

图6为仿真的史密斯圆图表，其中，曲线1为存在镜像电流互感效应时电感等效负载阻抗曲线，曲线2为消除镜像电流互感效应后电感等效负载阻抗曲线。可知采用本发明的位于硅基电感的衬底与电感线圈之间的封闭线后电感的品质因子明显高于不包括本发明的位于硅基电感的衬底与电感线圈之间的封闭线的电感的品质因子。

综上所述，通过在硅基电感的衬底与电感线圈之间加入双层封闭线结构，其中，每一封闭线包括多个相邻的线段，且在电感磁场变换下，每个封闭线内的相邻线段间产生相反方向互补电流，导致自身电磁场会相互抵消，既实现屏蔽电磁波，减小衬底损耗，又减少封闭金属线自身带来的损耗，从而达到减少总体损耗的目的。

最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。