一种三相驱动结构CCD的水平区结构及其驱动电路的制作方法

本发明涉及图像传感器器件设计方法，特别涉及三相驱动结构ccd的水平区结构及其驱动电路。

背景技术：

电荷耦合器件(chargecoupleddevices,ccd)是一种使用电荷耦合原理的固态半导体成像器件。ccd的基本结构是相邻的金属-氧化物-半导体(metaloxidesemiconductor，mos)结构。当合适的波长照射到半导体中，半导体内部便会产生光生电荷。当相邻的mos结构彼此靠近时，如果在mos电极上加上合适时序的电压，电荷便能在mos结构中存贮和转移。最终光生电荷转移到信号读出区域将电荷转化为电压信号并实现信号的放大并供后续信号处理。相对于ccd出现前已经较为成熟的传统摄像器件(如真空摄像管、热释电管和硅摄像管等)，具有小体积、轻重量、小功耗、长寿命、高灵敏度、宽光谱响应范围、大动态范围等诸多优点，在对图像质量要求极高的高端科学仪器中ccd有大量应用，例如天文望远镜、遥感成像卫星、大型光谱仪、医学成像系统等。

ccd感光并产生光生电荷的区称为光敏区。光敏区产生的光生电荷会逐行并行转移到水平区域，每一行电荷依此串行通过水平区最后到达信号读出区域。因此水平区的结构设计同样会极大影响电荷包的转移效率，同时会给水平区本身电路驱动方法和复杂性带来诸多影响。

三相驱动结构是一种较为常见的水平区结构。但是由于常规水平区三相驱动结构第一相和第二相上升沿会对输出信号形成耦合的噪声波形，最终将会影响ccd的噪声水平。为了降低上述耦合噪声，本专利提出了一种特殊的水平区三相结构。同时给出了相应的电路驱动时序。

技术实现要素：

为了降低常规水平区三相驱动结构第一相和第二相上升沿对输出信号形成耦合噪声，一种三相驱动结构ccd的水平区结构，包括外延层5、水平区三相电极1、栅介质层3、浮置扩散区4及复位栅2，所述水平区三相电极1包括第一相栅h1、第二相栅h2和第三相栅h3，其特征在于，栅介质层3设置在外延层5表面，水平区三相电极1及复位栅2均设置在栅介质层3表面，在复位栅2与水平区三相电极1之间的位置，设置有浮置扩散区4，其特征在于，每个第一相栅h1、第二相栅h2和第三相栅h3下方的外延层5中，设置有势垒区10。

进一步的，所述势垒区10通过注入离子形成局部势垒，且当势垒区10形成后，当在栅上加偏置电压时，在栅下的信号电子将由低电势区域向高电势区域移动，阻止信号电子反方向移动。

一种三相驱动结构ccd的水平区结构的电路驱动，包括当第一相栅h1由高电平转换成低电平时，同时第二相栅h2由低电平转换成高电平，而此时依然保持第三相栅h3为低电平；由于第一相栅h1下面栅下结构的存在，电荷包不会研制反向移动，电荷包会顺畅地转移到第二相栅h2栅下；第二相栅h2由高电平转换成低电平时，同时第三相栅h3由低电平转换成高电平，而此时依然保持第一相栅h1为低电平；由于第二相栅h2面栅下结构的存在，电荷包会顺畅地转移到第三相栅h3下。

进一步的，复位栅2时序的高电平时间比地水平区第二相h2高电平时间长，以确保在复位参考电平时间内无水平区时钟上升沿；同时确保在水平区第三相h3由高电平到低电平后，在信号电平时间内无水平时钟上升沿。

本发明所述器件结构和驱动方式可以克服常规三相驱动水平区结构第一相和第二相上升沿对输出信号形成的耦合噪声，将对低噪声甚至常规噪声应用具有明显优势。

附图说明

图1为常规三相水平区结构；

图2为常规三相水平区结构对应的驱动与输出波形；

图3为单个常规三相水平区结构的输出波形；

图4为本发明提出的电极下注入势垒的三相水平区结构；

图5为单个理想的输出波形；

图6为本专利提出的三相驱动时序及输出波形；

其中，1、水平区三相电极，2、复位栅，3、栅介质层，4、浮置扩散区，5、外延层，6、复位电平，7、参考电平，8、h1时钟上升沿诱导噪声波形，9、h2时钟上升沿诱导噪声波形，10、势垒区。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

为了降低常规水平区三相驱动结构第一相和第二相上升沿对输出信号形成耦合噪声，一种三相驱动结构ccd的水平区结构，包括水平区三相电极1、复位栅2、栅介质层3、浮置扩散区4及外延层5，所述水平区三相电极1包括第一相栅h1、第二相栅h2和第三相栅h3，其特征在于，栅介质层3设置在外延层5表面，水平区三相电极1及复位栅2均设置在栅介质层3表面，在复位栅2与水平区三相电极1之间的位置，设置有浮置扩散区4，其特征在于，每个第一相栅h1、第二相栅h2和第三相栅h3下方的外延层5中，设置有势垒区10。

进一步的，所述势垒区10通过注入离子形成局部势垒，且当势垒区10形成后，当在栅上加偏置电压时，在栅下的信号电子将由低电势区域向高电势区域移动，阻止信号电子反方向移动。；在设计该栅下结构时，也可将势垒区设计为势阱区，值得注意的是，需要设计相应的电路驱动。

一种三相驱动结构ccd的水平区结构的电路驱动，包括当第一相栅h1由高电平转换成低电平时，同时第二相栅h2由低电平转换成高电平，而此时依然保持第三相栅h3为低电平；由于第一相栅h1下面栅下结构的存在，电荷包不会研制反向移动，电荷包会顺畅地转移到第二相栅h2栅下；第二相栅h2由高电平转换成低电平时，同时第三相栅h3由低电平转换成高电平，而此时依然保持第一相栅h1为低电平；由于第二相栅h2面栅下结构的存在，电荷包会顺畅地转移到第三相栅h3下。

进一步的，复位栅2时序的高电平时间比地水平区第二相h2高电平时间长，以确保在复位参考电平时间内无水平区时钟上升沿；同时确保在水平区第三相h3由高电平到低电平后，在信号电平时间内无水平时钟上升沿。

在常规的三相驱动方式中，ccd水平区分为三相第一相栅h1、第二相栅h2和第三相栅h3，同时三相的驱动波形相同且只有时间的延迟。三相水平区结构如图1所示。三相驱动波形如图2所示，图2中展示了第一相栅h1、第二相栅h2、第三相栅h3、复位信号rg以及输出波形，对应的一个周期中的放大的输出波形如图3所示，图中在时间轴上的波形依次包括复位电平6、参考电平7、h1时钟上升沿诱导噪声波形8、h2时钟上升沿诱导噪声波形9，在传统结构中的波形中，第一相和第二相上升沿对输出信号形成的耦合噪声，即图中的h1时钟上升沿诱导噪声波形8、h2时钟上升沿诱导噪声波形9。在图2中，显示了四个水平区单元，同时显示了浮置扩散区4和复位栅2。在图3中，同时绘制了复位信号。图2中，对应第一相栅h1、第二相栅h2的上升沿，在输出波形中，由于水平电极与输出结构的耦合，将会形成局部的起伏，即诱导产生了耦合噪声。

图3给出了一位输出时放大的输出波形，理想情况下当不存在此耦合噪声，输出波形如图5所示，在理想的情况下，不会产生h1时钟上升沿诱导噪声波形8、h2时钟上升沿诱导噪声波形9且复位电平6也较长。

通常情况下，ccd在p型硅外延层上制作。采用磷或砷等n型材料在p型硅外延层进行注入形成ccd埋沟结构，信号电子在ccd埋沟结构中移动，当在某一栅下部分区域注入硼等p型材料时，在埋沟中形成局部的低电势区域，即势垒区。

为了克服耦合噪声，本专利设计了一种三相水平区结构，如图4所示，在第一相栅h1、第二相栅h2和第三相栅h3，通过离子注入形成局部栅下势垒。势垒的存在将会限制电荷包的移动方向。对应的驱动时序波形如图6所示。对应每一个周期，当第一相栅h1为高电平时、第二相栅h2和第三相栅h3为低电平。当第一相栅h1由高电平转换成低电平时，同时第二相栅h2由低电平转换成高电平，而此时依然保持第三相栅h3为低电平。由于第一相栅h1下势垒的存在，电荷包不会研制反向移动，电荷包会顺畅地转移到第二相栅h2栅下。第二相栅h2由高电平转换成低电平时，同时第三相栅h3由低电平转换成高电平，而此时依然保持第一相栅h1为低电平。由于第二相栅h2下势垒的存在，电荷包不会研制反向移动，电荷包会顺畅地转移到第三相栅h3栅下。依此类推，电荷包可以研制第一相栅h1、第二相栅h2、第三相栅h3、…的方式依此转移。复位栅2时序的高电平时间比地水平区第二相栅h2高电平时间长，以确保在复位参考电平时间内无水平区时钟上升沿。同时确保在水平区第三相栅h3由高电平到低电平后，在信号电平时间内无水平时钟上升沿

在本发明的描述中，需要理解的是，术语“同轴”、“底部”、“一端”、“顶部”、“中部”、“另一端”、“上”、“一侧”、“顶部”、“内”、“外”、“前部”、“中央”、“两端”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。

在本发明中，除非另有明确的规定和限定，术语“安装”、“设置”、“连接”、“固定”、“旋转”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定，对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。

尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同物限定。