本实用新型涉及一种单向TVS芯片，属于半导体器件领域。
背景技术：
瞬态电压抑制二极管（Transient Voltage Suppressors、TVS）是一种保护器件，它通过对由雷击、开关等各种原因而引起并出现于敏感器件输入、输出端的瞬态电压进行削峰而起到对敏感器件的保护作用。具体地，在敏感器件的输入、输出节点并联TVS后，TVS工作于阻断状态，因此其并不影响敏感器件的工作。如果TVS具有与敏感器件匹配的钳位电压并且该钳位电压远低于敏感器件所能承受的最高电压，则当瞬态电压出现时，敏感器件相关端子上的电压将不会高于TVS的钳位电压。敏感器件将不会受到瞬态电压所造成的过电应力损伤。
单向TVS主要由一个PN结构成，如图1所示，工作于反向，在待机工作状态的工作电压小于击穿电压；在钳位工作状态的工作电压大于击穿电压，此时用于消除与其工作电压极性相同的瞬态电压（其I-V特性见图2，通常其反向I-V特性绘于I象限，正向特性绘于Ⅲ象限）。此外还用双向TVS来消除两个方向（与其工作电压极性相同、相反）的瞬态电压。
通常，在TVS击穿后的I-V特性区，用与规定波形和幅度的脉冲电流的峰值Ipp对应的电压来定义钳位电压Vc（见图2）。当该电流为上升沿10微秒、半下降沿1000微秒的双指数波形时，TVS的钳位电压一般为击穿电压的1.3-1.5倍；当该电流为上升沿8微秒、半下降沿20微秒的双指数波形时，TVS的钳位电压一般为击穿电压的2-4倍。其功耗耐量可为前者的数倍到一个数量级。用该条件额定的TVS通常用于ESD免疫。对于相同击穿电压的各种TVS，较低的钳位电压意味着在相同的阻断电压下运用时可将随机出现的瞬态电压钳位于更低的水平，这将进一步降低被保护的敏感器件所受到瞬态电压造成的过电应力损伤的概率。同时TVS在旁路瞬态电压所产生的瞬态能量过程中本身的损耗也降低了。这也提高了TVS本身抗过电应力的水平。因此在其它额定值和电特性参数不变的前提下降低钳位电压始终是一个被追求的目标。
在单向TVS的击穿区，I-V特性接近线性，其斜率及钳位电压与芯片总的体电阻有关（见图2中的I-V特性1）。而双向TVS，由于其芯片结构为N+-P-N+或P+-N-P+三层结构。（N+-P-N+表示N+扩散区的浓度高于衬底P区的浓度，下同）该结构在大电流下一般会表现出不同程度的负阻效应。它会抵消体电阻导致的分压上升而使I-V特性更陡直并使钳位电压降低。因此对于相同的击穿电压，如果设计、制作合理，可使同电流下的双向TVS的钳位电压反而低于单向TVS的钳位电压。
有鉴于此，本发明人对此进行研究，专门开发出一种单向TVS芯片，本案由此产生。
技术实现要素：
本实用新型的目的是提供一种单向TVS芯片，具有较低的钳位电压，以及较大的浪涌电流耐量。
为了实现上述目的，本实用新型的解决方案是：
一种单向TVS芯片，包括均匀掺杂的基片，从所述基片的两面分别掺入与基片导电类型相反的杂质而形成的第一异型杂质扩散区和第二异型杂质扩散区，所述基片与第一异型杂质扩散区之间形成第一PN结，所述基片与第二异型杂质扩散区之间形成第二PN结，所述第二PN结上设有短路区和/或短路环；所述单向TVS芯片的两面覆盖有金属层。
作为优选，所述第二PN结上设有短路区，短路区为嵌入到第二PN结中的均匀掺杂的基片区域。短路区与短路区以外的第二PN结通过金属层互联。
作为优选，所述第二PN结的终端设有短路环，所述短路环为与基片有相同导电类型和掺杂浓度的环状短路区。
作为优选，所述短路环为与金属层连为一体的金属环。
作为优选，所述第一PN结终端设有钝化层。第一PN结为确定单向TVS击穿电压的那个结。
作为优选，所述基片表面为研磨面、化学抛光面或机械抛光面。
作为优选，所述基片为P型基片，所述第一异型杂质扩散区为第一N型扩散区，所述第二异型杂质扩散区为第二N型扩散区；或者，所述基片为N型基片，所述第一异型杂质扩散区为第一P型扩散区，所述第二异型杂质扩散区为第二P型扩散区。
本实用新型所述的单向TVS芯片，为特殊的N+-P-N+（或者P+-N-P+）三层、双结结构，包括确定单向TVS电特性的第一PN结，以及设有短路区和/或短路环的第二PN结。上述结构的单向TVS芯片与相同击穿电压、相同尺寸的普通单向TVS芯片在同电流下相比具有：①更低的钳位电压，②更大的浪涌电流耐量。
以下结合附图及具体实施例对本实用新型做进一步详细描述。
附图说明
图1为现有技术中的单向TVS芯片结构示意图；其中1-1为PN结，1-2为N+扩散区，1-3为均匀掺杂的P型衬底区，1-4为P+扩散区，1-5为钝化玻璃层；
图2为现有技术中的单向TVS芯片I-V特性图；
图3为实施例1的单向TVS芯片结构示意图；
图4为实施例1的单向TVS芯片与现有技术中的单向TVS芯片的I-V特性对比示意图；其中特性1为现有技术单向TVS芯片的I-V特性；特性2为本实施例的单向TVS芯片的I-V特性；
图5为实施例2的单向TVS芯片结构示意图；
图6为实施例3的单向TVS芯片结构示意图。
具体实施方式
实施例1
如图3所示，一种N+-P-N+结构的单向TVS芯片，包括均匀掺杂的P型基片1，所述P型基片1的上下2个面分别用扩散方法掺入N型杂质并形成第一N型扩散区2和第二N型扩散区3，所述P型基片1与第一N型扩散区2之间形成第一PN结4，所述P型基片1与第二N型扩散区3之间形成第二PN结5，所述第二PN结5上设有短路区6。本实施例通过双面镀镍的方法形成覆盖在第一N型扩散区2表面的第一金属层7，以及覆盖在第二N型扩散区3和短路区6表面的第二金属层8。
在本实施例中，所述短路区6位于第二PN结5中间，短路区6为P型基片1的一部分，该部分被嵌入到第二PN结中。短路区6与短路区6以外的第三N型扩散区3通过金属层8互联。亦即短路区6与第二PN结5在第二N型扩散区3表面被短路。
所述第一PN结4终端设有钝化层9，亦即本实施例对第一PN结4进行台面玻璃钝化。第一PN结4为确定单向TVS击穿电压的那个结。所述P型基片1表面为研磨面、化学抛光面或机械抛光面，其掺杂浓度由第一PN结4的击穿电压以及形成第一异形杂质扩散区2的扩散条件来确定。例如：当第一PN结4的击穿电压为26.7～29.5V时，如果选取的掺杂浓度为4e17～6.2e17的基片及形成第一N型扩散区2的合适的磷扩散条件，则几乎所有区域的第一PN结4的击穿电压均会落入该范围。
当给所述单向TVS芯片施加电压且该电压使第一PN结4反向偏置，则其电流在第一PN结4击穿前后的一定范围内仅流过第一PN结4及第二PN结5的短路区6。升高电压当电流达到一定幅度时使第二PN结5逐步正偏导通，并且随着电压的继续升高，流过第二PN结5的电流将占到总电流的绝大比例（此时总电流=流过短路区6的短路电流+流过第二PN结5的电流）。同时随着第二PN结5电流的继续增大负阻效应也越来越强，直到在某一上限电流时达到最大。该效应导致的电压的降低会在一定程度上抵消因电流增大导致的体压降的增大。最终使得在一定的电流范围内整个芯片的电压随着电流的增大仅有较小的增加。本实施例所述的TVS芯片在一象限的I-V特性实际为第一PN结4的反向及钳位特性，与现有技术中普通的单向TVS相似，但其钳位电压更低、浪涌电流耐量更大。如图4中所示的I-V特性曲线2。
当本实施例所述的TVS芯片的额定浪涌电流为长波时（例如10/1000的双指数波），如果使负阻效应达到最强的上限电流近似等于该芯片的额定浪涌电流，则此时对应的钳位电压也将微增或不增，这就获得了该条件下接近于击穿电压的钳位电压（见图4中的I-V特性曲线2）。
当给本实施例所述的TVS芯片施加正向电压，其I-V特性应当位于Ⅲ象限，此时第一PN结4正偏、第二PN结5被短路，故总的I-V特性仍表现为正偏PN结特性（见图4中的I-V特性曲线2）。
本实施例所述的单向TVS芯片，为特殊的N+-P-N+三层、双结结构，包括确定单向TVS电特性的第一PN结4、设有短路区6的第二PN结5。与相同击穿电压、相同尺寸的普通单向TVS芯片在同电流下相比具有：①更低的钳位电压，②更大的浪涌电流耐量。
实施例2
本实施例所述的单向TVS芯片为N +-P- N +结构，如图5所示。其中P 型基片1、第一N型扩散区2及表面金属层7、第一PN结4及终端的钝化层9与实施例1相同。第二N型扩散区13用选择磷扩散的方法形成，短路区10位于第二N型扩散区13的四周，为P型基片1的一部分。第二N型扩散区13及环形短路区10的表面覆盖有第二金属层8。通过第二金属层8使短路环10和第二N型扩散区13互联。
实施例3
本实施例所述的单向TVS芯片为N+-P-N+结构，如图6所示。包括P型基片1、第一N型扩散区2、第二N型扩散区3、第一PN结4、第二PN结5、第一金属层7、第二金属层8和钝化层9，其与实施例2的主要区别在于，短路环是通过金属短路的方法形成，在第二PN结5终端设有与金属层8连为一体的侧面金属环14。通过金属环14实现第二PN结5的短路。
第二PN结5的环形终端可以暴露于芯片的一个表面（如实施例2的图5所示）或芯片的侧面（如实施例3的图6所示），短路环无论用何种方法形成，其终端的表面须被金属覆盖，且金属区一般与相应表面有源区的金属层为一体。
以上三个实施例均采用了N+-P-N+结构，如果将衬底杂质类型与扩散层的杂质类型互易则会形成几何结构相同的P+-N-P+结构。该结构亦为本实用新型专利的范畴。
上述实施例和图示并非限定本实用新型的产品形态和式样，任何所属技术领域的普通技术人员对其所做的适当变化或修饰，皆应视为不脱离本实用新型的专利范畴。