一种四运放器CSP封装结构的制作方法

本实用新型涉及四运算放大器封装结构技术领域，尤其涉及一种四运放器CSP封装结构。

背景技术：

四运算放大器通常采用14脚双列直插塑料封装，它的内部包含四组形式完全相同的运算放大器，除电源共用外，四组运放相互独立。由于PCB和布线间距的限制，这使得在X和Y轴上提高封装密度非常困难，因此急需改变。

技术实现要素：

本实用新型的目的是为了解决现有技术中是四运算放大器在X和Y轴上提高封装密度非常困难的问题，而提出的一种四运放器CSP封装结构。

为了实现上述目的，本实用新型采用了如下技术方案：

一种四运放器CSP封装结构，包括第一基底，所述第一基底上设有第一芯片组，所述第一芯片组通过下模具树脂封装，所述第一芯片组的两侧金线与第一基底电连接，所述第一基底的底端等距离设置有多个下焊球，所述第一基底的上端两侧均设置有侧焊球，所述第一基底通过侧焊球连接有第二基底，所述第二基底上设有第二芯片组，所述第二芯片组通过上模具树脂封装，所述第二芯片组的两侧金线与第二基底电连接。

优选地，所述第一基底和第二基底均包括底层和镀铜层，所述镀铜层与金线电连接，所述镀铜层与下焊球和侧焊球电连接。

优选地，所述第二基底的中部开设有用于容纳第二芯片组的开槽，所述开槽的面积大于第二芯片组的面积。

优选地，所述第一芯片组和第二芯片组均由两个相互堆叠的集成芯片构成。

与现有技术相比，本实用新型具备以下优点：

1、本实用新型在保证了X和Y方向上的元件大小，还可进一步开发Z方向上的芯片堆叠，有效的提高了封装密度。

2、封装内的封装堆叠设计，将下层芯片组和上层芯片组在总封装内单独封装，防止一层芯片组出现问题，导致所有的芯片全部损坏。

附图说明

图1为本实用新型实施例一结构示意图；

图2为本实用新型实施例二结构试验图；

图3为本实用新型基底部分剖面图。

图中：1第一基底、2第二基底、3下焊球、4侧焊球、5第一芯片组、6第二芯片组、7下模具树脂、8上模具树脂、9金线、10开槽、11底层、12镀铜层。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。

在本实用新型的描述中，需要理解的是，术语“上”、“下”、“前”、“后”、“左”、“右”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制。

实施例一

参照图1和图3，一种四运放器CSP封装结构，包括第一基底1和第二基底2，第一基底1和第二基底2均包括底层11和镀铜层12，镀铜层12与金线9电连接，镀铜层12与下焊球3和侧焊球4电连接，底层11的作用在于为芯片提供支撑载体，镀铜层12用作电路连接。

第一基底1上设有第一芯片组5，第一芯片组5通过下模具树脂7封装，第一芯片组5的两侧金线9与第一基底1电连接，第一基底1的底端等距离设置有多个下焊球3，第一基底1的上端两侧均设置有侧焊球4，第一基底1通过侧焊球4连接有第二基底2，第二基底2上设有第二芯片组6，第二芯片组6通过上模具树脂8封装，第二芯片组6的两侧金线9与第二基底2电连接。

更具体地，第一芯片组5和第二芯片组6均由两个相互堆叠的集成芯片构成。

实施例二

参照图2和图3，实施例二在实施例一的基础上，在第二基底2的中部开设有用于容纳第二芯片组6的开槽10，开槽10的面积大于第二芯片组6的面积，开槽10的设置可进一步减少上层第二芯片组6占用的高度，使封装结构内部空间利用更加合理。

在本实用新型中，除非另有明确的规定和限定，术语“罩盖”、“嵌装”、“连接”、“固定”、“分布”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本实用新型中的具体含义。

以上所述，仅为本实用新型较佳的具体实施方式，但本实用新型的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本实用新型揭露的技术范围内，根据本实用新型的技术方案及其实用新型构思加以等同替换或改变，都应涵盖在本实用新型的保护范围之内。