便于芯片测试的集成电路版图结构的制作方法

本实用新型涉及一种半导体设计和制造技术，尤其涉及一种便于芯片测试的集成电路版图结构。

背景技术：

随着集成电路技术的发展和繁荣，集成电路芯片设计复杂度和生产的周期不断缩短，对芯片设计的验证要求越来越高。在芯片版图设计时，不仅要考虑保持内部敏感信号的走线质量，也要着重考虑芯片debug结构设计以及后期改版的要求，在不额外增加芯片的面积的同时也节约成本。芯片制造技术的发展，内部的元器件密度越来越大，连接的复杂度也越来越高，芯片验证某项技术参数和分析出现bug时的相关信号的难度和成本也越来越大。随着新的验证技术方法（如聚焦离子束FIB(focused ion beam)实验技术）的出现，对版图布线结构也提出了新的可能。

现有的技术手段中，有以下方法：

（1）在原有电路结构的基础上额外增加器件，使得信号可以被切换选择，但此种方法缺点增加了冗余的电路结构，增加了芯片的面积，同时也增加了版图的布局难度；

（2）在信号上设置探针版图结构，但此方法需要使用测试机台来观测信号，增加测试成本以及额外的探针版图面积，同时探针压力也有损害芯片的风险。

技术实现要素：

本实用新型提供便于芯片测试的集成电路版图结构，如下：

便于芯片测试的集成电路版图结构，包括预置金属层和预置顶层金属层，其中，预置金属层是所述集成电路版图结构中的金属互连层中除了预置顶层金属层之外的任意金属层；预置顶层金属层和预置金属层间具有导通预置顶层金属层与预置金属层的金属连接线，所述金属连接线包括主信号线与预设数量的待验证测试信号线；其中，主信号线所在的所述预置顶层金属层与预设数量的待验证测试信号线所在的所述预置顶层金属层分别位于不同位置；所述集成电路版图结构还包括一个可供切割的金属连接体，其中，该金属连接体是用于连接导通主信号和待验证测试信号的金属互连层；所述待验证测试信号线所在的预置顶层金属层与该金属连接体的一端与存在物理接触，所述主信号线所在的预置顶层金属层与该金属连接体的另一端与也存在物理接触，用于在聚焦离子束切割该金属连接体以结束所述待验证测试信号线与所述主信号线的连接关系后，再通过聚焦离子束的实验方法连接到指定的新的所述待验证测试信号线所在的预置顶层金属层。

进一步地，所述金属连接体的走线长度大于3微米，且其与同一金属互连层中相邻的金属层的间距大于2微米；其中，所述金属层包括所述主信号线所在的预置顶层金属层和所述待验证测试信号线所在的预置顶层金属层。

进一步地，所述待验证测试信号线所在的预置顶层金属层，用于根据芯片版图结构中的待测试信号流向，使用所述聚焦离子束的实验方法搭接到所述主信号线所在的预置顶层金属层。

进一步地，所述主信号线所在的预置顶层金属层，用于根据芯片版图结构中的待测试信号流向，使用所述聚焦离子束的实验方法连接到指定的一个所述待验证测试信号线所在的预置顶层金属层。

进一步地，还包括通孔，该通孔是为实现所述预置顶层金属层与所述预置金属层导通而通过所述预置顶层金属层与所述预置金属层之间的介质层开设形成的。

本实用新型的有益效果是，利用现有金属层布线，不需要增加基于探针信号验证处理版图模块，从而简化电路复杂度；本实用新型实施例是通过FIB实验对金属互连层做切割、连接处理，从而改变预留的布线顶层金属层的位置连接关系，达到与通过修改掩模板重新流片相同的性能和效果。这一技术方案对芯片进行修改可以降低开发成本，缩短研发周期，还可以对设计修改进行事先验证，提高验证实验成功率，缩短debug实验时间。

附图说明

图1为本实用新型实施例提供的便于芯片测试的集成电路版图结构示意图；

图2为本实用新型实施例一提供的金属连接体被FIB技术切割处理后的集成电路版图结构示意图；

图3为本实用新型实施例二提供的一种待验证测试信号线通过FIB技术处理搭接到主信号线的集成电路版图结构示意图；

图4为本实用新型实施例三提供的一种主信号线通过FIB技术处理连接到待验证测试信号线的集成电路版图结构示意图。

具体实施方式

本实用新型实施例的目的在于提供便于芯片测试的集成电路版图结构，有利于使用聚焦离子束FIB(focused ion beam)实验技术对金属层进行切割处理，从而实现快速芯片电路验证。

以下结合具体实施例对本实用新型具体实施例进行详细描述：

由图1所示，所述集成电路版图结构中包括预置金属层110、预置金属层107、预置金属层111和预置金属层102，前述预置金属层可以是位于不同的金属互连层的顶层金属层或非顶层金属层，还可以是同一金属互连层的非顶层金属层，所述集成电路版图结构中的待验证测试信号走线都位于前述预置金属层。所述集成电路版图结构还包括预置顶层金属层101、预置顶层金属层109、预置顶层金属层105和预置顶层金属层108，前述预置顶层金属层可以是位于不同的金属互连层的顶层金属层或同一金属互连层的顶层金属层。所述预置顶层金属层和所述预置金属层间具有导通所述预置顶层金属层与所述预置金属层的金属连接线，所述金属连接线包括主信号线与预设数量的待验证测试信号线，主信号线所在的所述预置顶层金属层与预设数量的待验证测试信号线所在的所述预置顶层金属层的摆放位置不同。预置金属层102和预置顶层金属层101间具有导通预置金属层102和预置顶层金属层101的主信号线，预置金属层107和预置顶层金属层105间具有导通预置金属层107和预置顶层金属层105的一个待验证测试信号线，预置金属层110和预置顶层金属层108间具有导通预置金属层110和预置顶层金属层108的另一个待验证测试信号线，另外，预置金属层111和预置顶层金属层109间具有导通预置金属层111和预置顶层金属层109的一个待验证测试信号线。如图1所示，所述集成电路版图结构还包括一个可供切割的金属连接体103，金属连接体103是一种用于连接导通主信号线和待验证测试信号线的金属互连层。所述待验证测试信号线所在的预置顶层金属层101与金属连接体103的一端与存在物理接触，所述主信号线所在的预置顶层金属层101与金属连接体103的另一端与也存在物理接触。需要说明的是，如图1所示，所述集成电路版图结构通过所述主信号线输出待验证测试信号线A完成与预置顶层金属层105导通连接的预置金属层107上的待验证测试信号线A的测试工作。其中待验证测试信号线A所对应的信号从预置金属层107流入。

具体地，金属连接体103的走线长度大于3微米，且其与同一金属互连层中相邻的金属层的间距大于2微米；其中，所述金属层包括所述主信号线所在的预置顶层金属层和所述待验证测试信号线所在的预置顶层金属层。预置顶层金属层101、预置顶层金属层108、预置顶层金属层106和预置顶层金属层109彼此之间的间距大于2微米，且预置金属层102、预置金属层107、预置金属层110和预置金属层111彼此之间的间距也大于2微米。需要说明的是，所述金属连接体103的走线长度距离，还是其与同一金属互连层中相邻的金属层的间距，它们的距离数值不能设置过小，因为在所述金属连接体103的走线长度距离过小或其与同一金属互连层中相邻的金属层的间距过小的情况下，不利于使用聚焦离子束的方法对所述集成电路版图结构内的相关金属层进行切割并重新连接操作，如强行操作则损坏主信号，造成测试不稳定，影响集成电路的功能。

作为本实用新型实施例一，如图2所示，金属连接体103的一端与所述主信号线所在的预置顶层金属层101存在物理连接，在后续工艺流程操作过程中，针对芯片内部的待测试信号的测试点位置变化，通过聚焦离子束的实验方法切割处理金属连接体103以结束所述主信号线所在的预置顶层金属层101与待验证测试信号线A所在的预置顶层金属层105的连接导通关系，然后所述主信号线所在的预置顶层金属层101通过聚焦离子束的实验方法剥离待测表面（圆圈内的区域），裸露出金属互连层，然后在预置顶层金属层101裸露的表面生成中间连接体D1连接到预置顶层金属层108的待测表面（圆圈内的区域）被聚焦离子束的实验方法剥离而裸露的金属互连层，使得所述主信号线所在的预置顶层金属层101与待验证测试信号线B所在的预置顶层金属层108连接，从而通过所述主信号线输出待验证测试信号线B完成与预置顶层金属层108导通连接的预置金属层110上的待验证测试信号线B的测试工作。其中待验证测试信号线B所对应的信号从预置金属层110流入。相对于现有技术中使用探针测试芯片信号的方式，在保持所述集成电路版图结构不变的基础上，通过聚焦离子束的实验方法将所述主信号线所在的预置顶层金属层101有选择地连接到指定的一个所述待验证测试信号线所在的预置顶层金属层，以实现测试点的验证测试工作，省去探针设备的引入，节约验证的时间和成本。

作为本实用新型实施例二，在进行芯片内部信号的验证测试的过程中，所述待验证测试信号线所在的预置顶层金属层，用于根据芯片版图结构中的待测试信号流向搭接到所述主信号线所在的预置顶层金属层，则意味着不局限于切断金属连接体103，也可以使额外的待验证测试信号线搭接到所述主信号线上，如图3所示，当待验证测试信号线B所在的预置顶层金属层108需要通过预置顶层金属层101输出测试时，在后续工艺流程中，使用所述聚焦离子束的实验方法分别剥离预置顶层金属层108的待测表面（顶层金属层108表面圆圈内的区域）和预置顶层金属层101的待测表面（预置顶层金属层101表面圆圈内的区域）而裸露出金属互连层,然后在预置顶层金属层108的待测表面生成中间连接体D2连接到预置顶层金属层101的待测表面，从而建立起预置顶层金属层108和预置顶层金属层101的连接关系，从而在维持待验证测试信号线B的对应信号在所述集成电路版图结构中输入流向不变的基础上，通过FIB实验方法调整所述预置顶层金属层的信号连接关系完成待验证测试信号线B的测试工作。其中，待验证测试信号线B所对应的信号从预置金属层110流入。相对于现有技术中使用探针测试芯片信号的方式，本实用新型实施例不需要在金属层上开窗使用探针，在此基础上，如果经过验证后的芯片需要改版，那么只需要通过FIB实验方法对所述预置顶层金属层作跳线处理，即可实现通过修改掩模板重新流片相同的性能效果，避免芯片改版所带来的资源浪费。

作为本实用新型实施例三，在进行芯片内部信号的验证测试的过程中，所述主信号线所在的预置顶层金属层，用于根据芯片版图结构中的待测试信号流向，使用所述聚焦离子束的实验方法连接到指定的一个所述待验证测试信号线所在的预置顶层金属层。如图4所示，待验证测试信号线C所对应的信号从预置金属层111流入，在后续工艺流程中，当该信号需要通过所述主信号线所在的预置顶层金属层101输出测试时，使用所述聚焦离子束的实验方法分别剥离预置顶层金属层109的待测表面（预置顶层金属层109表面圆圈区域）和预置顶层金属层101的待测表面（预置顶层金属层101表面圆圈区域）而裸露出对应的金属互连层,然后在预置顶层金属层101的待测表面生成中间连接体D3连接到预置顶层金属层109的待测表面，从而建立起预置顶层金属层108和预置顶层金属层101的连接关系，而在维持待验证测试信号线C的对应信号在所述集成电路版图结构中输入流向不变的基础上，通过调整通过FIB实验方法调整所述预置顶层金属层的信号连接关系完成待验证测试信号线C的测试工作。其中，待验证测试信号线B所对应的信号从预置金属层110流入。相对于现有技术中使用探针测试芯片信号的方式，为项目预留改版布线金属层的选择空间。相对于现有技术，本实用新型实施例是基于简单可控的芯片信号调试的版图结构，较为灵活地利用FIB实验方法对金属层做切断、连接或跳线处理，来实现芯片内部信号调试在工艺制造过程中的测试效率最大化和资源消耗最小化。需要说明的是，本实施中金属连接体103根据芯片内部实际信号流向可被切割或不被切割。

前述实施例中，FIB(Focused Ion Beam聚焦离子束)技术可以在不破坏芯片整体功能的前提下，修改芯片局部的金属连线，对金属作切断、连接或跳线处理，达到与通过修改掩模板重新流片相同的性能和效果。基于所述集成电路版图结构内部的待测试信号，利用聚焦离子束的实验方法对所述集成电路版图结构进行切割，从而将指定的待验证测试信号线连接到主信号线上，完成不同信号线之间的所述预置顶层金属层的新连接。利用FIB技术对芯片进行修改可以降低开发成本，缩短研发周期，还可以对设计修改进行事先验证。

前述实施例中，所述集成电路版图结构还包括通孔，该通孔是为实现所述预置顶层金属层与所述预置金属层导通而通过所述预置顶层金属层与所述预置金属层之间的介质层开设形成的。结合图1、图2、图3和图4所示，预置金属层102和预置顶层金属层101通过开设通孔104而形成所述主信号线的连接通路，预置金属层110和预置顶层金属层108通过开设通孔112而形成所述待验证测试信号线的连接通路，预置金属层107和预置顶层金属层105通过开设通孔106而形成所述待验证测试信号线的连接通路，预置金属层111和预置顶层金属层109通过开设通孔113而形成所述待验证测试信号线的连接通路。需要说明的是前述实施例当中，通孔112、通孔106和通孔113的摆放位置保持不变，故所述预置金属层的位置也没有改变，从而维护所述集成电路版图结构的功能不变，而改变的只是所述预置顶层金属层。

本实用新型实施例通过设计合理的版图结构，在芯片debug的过程中，无额外增加电路结构，不需使用探针设备，避免芯片上用于探针分析的金属接触区域暴露在空气中，导致金属层易于被氧化或其他方面的损耗，从而缩短芯片的生命周期；同时不影响芯片内部关键信号的传输质量，可以用于广泛用于芯片内部关键信号关键模块信号连接处。如果经过验证后的芯片需要改版，那么只需要修改所述预置顶层金属层的位置连接关系，即可实现相同的芯片改版效果，从而推进芯片项目更快完成。

以上实施例仅为充分公开而非限制本实用新型，凡基于本实用新型的创作主旨、未经创造性劳动的等效技术特征的替换，应当视为本申请揭露的范围。