一种半导体器件封装结构及半导体器件的制作方法

本实用新型涉及半导体技术领域，特别是涉及一种半导体器件封装结构及半导体器件。

背景技术：

封装，就是指把硅片上的电路管脚，用导线接引到外部接头处，以便与其它器件连接。封装形式是指安装半导体集成电路芯片用的外壳。它不仅起着安装、固定、密封、保护芯片及增强电热性能等方面的作用，而且还通过芯片上的接点用导线连接到封装外壳的引脚上，这些引脚又通过PCB上的导线与其他器件相连接，从而实现内部芯片与外部电路的连接。因为芯片必须与外界隔离，以防止环境中的杂质对芯片电路的腐蚀而造成电气性能下降。另一方面，封装后的芯片也更便于安装和运输。由于封装技术的好坏还直接影响到芯片自身性能的发挥和与之连接的PCB的设计和制造，因此它是至关重要的。

其中，TO封装是半导体行业中比较早的一种封装，可参考JEDEC和JEITA，最早应用在三极管芯片的封装中，属于单排直插封装。

由于在电源设计中，多使用例如TO-92封装的器件，此器件包含低电压引脚和高电压引脚，在通常洁净使用环境中，并不会发生异常，但是实际使用环境相对较为复杂，包含潮湿环境，化学元素污染等，就会造成高电压引脚与低低压引脚之间发生爬电问题，通常我们解决此类问题主要方法是在器件本体上喷涂三防漆，或者点密封胶，将引脚与外界环境隔离，减少爬电风险，但点胶与涂密封胶的方法会一定比率存在密封不严的情况，实际达不到密封隔离的效果，同时也增加了生产的工艺复杂度，提高了成本。

技术实现要素：

本实用新型提供了一种半导体器件封装结构及半导体器件及半导体器件以克服上述问题或者至少部分地解决上述问题。

根据本实用新型的一个方面，提供了一种半导体器件封装结构，用于封装设置有基座以及多个引脚的半导体器件，所述多个引脚并排设置于所述基座的一侧；其特征在于，

所述封装结构包括：

包覆于所述基座外侧的封装壳体；和

设置于所述多个引脚中相邻两个引脚之间的隔离凸台。

可选地，所述隔离凸台基于所述封装壳体向设置所述引脚的方向延伸，且与所述相邻两个引脚平行设置。

可选地，所述半导体器件为高压三极管；所述引脚包括：高耐压引脚、低耐压引脚和接地引脚；

所述隔离凸台设置于所述高耐压引脚和低耐压引脚之间。

可选地，所述半导体器件封装结构包括TO-92封装结构、直插封装结构或SOP贴片封装结构。

根据本实用新型的另一个方面，还提供了一种半导体器件，其特征在于，包括：

基座；

设置于所述基座一侧的多个引脚；以及

上述任一项所述的半导体器件封装结构。

基于本实用新型提供的半导体器件封装结构，除了在半导体器件基底外侧包封封装壳体之外，还在多个引脚的相邻两个引脚之间设置隔离凸台，不仅可以增加相邻两个引脚之间的爬电距离，避免污染造成器件打火失效，还可以给器件更好的支撑作用，可以避免和PCB接触，减少接触污染源的几率。

上述说明仅是本实用新型技术方案的概述，为了能够更清楚了解本实用新型的技术手段，而可依照说明书的内容予以实施，并且为了让本实用新型的上述和其它目的、特征和优点能够更明显易懂，以下特举本实用新型的具体实施方式。

根据下文结合附图对本实用新型具体实施例的详细描述，本领域技术人员将会更加明了本实用新型的上述以及其他目的、优点和特征。

附图说明

通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本实用新型的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：

图1是传统的半导体器件封装结构立体示意图；

图2是图1所示传统半导体器件封装结构的局部平面示意图；

图3是根据本实用新型实施例的半导体器件封装结构立体示意图；

图4是图3所示半导体器件封装结构的局部平面示意图；

图5是根据本实用新型实施例一的半导体器件的平视图；

图6是根据本实用新型实施例一的半导体器件的侧视图；

图7是根据本实用新型实施例一的半导体器件的底视图；

图8是根据本实用新型实施例的TO-92封装结构示意图；

图9是根据本实用新型实施例的基于TO-92封装的集成电路示意图；

图10是根据本实用新型实施例二的半导体器件的平视图；

图11是根据本实用新型实施例二的半导体器件的侧视图。

具体实施方式

下面将参照附图更详细地描述本公开的示例性实施例。虽然附图中显示了本公开的示例性实施例，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施例所限制。相反，提供这些实施例是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。

在电源实际使用中，有时会处于潮湿或者有污染的环境中，导致污染物汇集在器件引脚处，或相邻两个引脚工作电压存在较大的压差，会导致爬电打火、器件损坏，或者电路工作不正常等现象，尤其在高压器件的使用过程中发生失效的概率偏大。例如TO-92封装有三个引脚，其中一个引脚是高压应用，可能会达到400V左右的电压，相邻引脚耐压可能只有10V左右(即存在相邻引脚工作电压差较大的情况，或者相邻两引脚额定电压差较大的情况)，常规TO-92封装相邻引脚距离只有1mm左右，由于爬电距离比较小，再加上生产制程上会引入污染源，会导致相邻两个高低压引脚会产生漏电流，甚至打火，造成器件的损坏。即使器件引脚进行品字形整形，或者拉开引脚底部距离，仍不能解决器件封装底部引脚的实际距离。图1、2示出了传统的半导体器件封装结构示意图，参见图1、2可知，传统的半导体器件封装结构，只在半导体器件基基座外侧包覆壳体，基于上述封装结构，如图2所示，半导体器件相邻两个引脚间的爬电距离可以为d。

图3示出了根据本实用新型实施例提供的半导体封装结构示意图，如图3所示，本实用新型实施例提供的半导体器件封装结构主要用于封装封装设置有基座以及多个引脚的半导体器件，其中，多个引脚并排设置于基座的一侧。参见图3、图4可知，基于本实用新型实施例提供的半导体器件封装结构可以包括包覆于基座外侧的封装壳体1，以及设置于多个引脚中相邻两个引脚之间的隔离凸台2。参见图3、4可知，本实施例提供隔离凸台2可基于封装壳体1向设置有引脚的方向延伸，并且与相邻两个引脚平行设置。图4中，a1、a2分别表示隔离凸台距离相邻两个引脚的距离，b1、b2分别表示隔离凸台2相对于相邻两个引脚的高度，c表示隔离凸台2相对于封装壳体的宽度。在两个引脚间距离不变的前提下，当在相邻两个引脚之间增加隔离凸台2后，相邻引脚的爬电距离由d变成了a1+a2+b1+b2+c，其中，d＝a1+a2+c。由此可知，增加隔离凸台可以增加相邻两个引脚之间的爬电距离，并且，还可以避免污染造成器件打火失效，可以避免和PCB接触，减少接触污染源的几率。实际应用中，隔离凸台2的高度以及与相邻两个引脚之间的距离等参数可根据实际需求进行设置，本实用新型不做限定。

本实用新型实施例还提供了一种半导体器件，图5示出了本实用新型实施例一的半导体器件的平视图，如图5所示，本实施例提供的半导体器件可以包括基座10；设置于基座一侧的多个引脚20；以及上述任一项所述的半导体器件封装结构30。其中，半导体器件封装结构可以包括包覆于基座外侧的封装壳体1；和设置于多个引脚中相邻两个引脚之间的隔离凸台2。图6、图7分别示出了图5所示半导体器件的侧视图和底视图。隔离凸台2与引脚的相对位置关系可如图5-7所示。本实用新型实施例中的半导体器件优选为高压三极管，高压三极管有三个极，B，C，E，其中C为高耐压引脚，B为低耐压引脚，E接低电位。基于本实施例提供的半导体器件封装结构，可在高耐压引脚C和低耐压引脚B之间设置隔离凸台2，可以避免因外界污染导致的C向B和E打火，损坏器件或造成线路工作不正常。

可选地，本实用新型实施例提供的半导体封装结构可以包括TO-92封装结构、TO-126直插封装结构或SOP贴片封装结构。

图8示出了本实用新型实施例的TO-92封装结构示意图，图9为根据本实用新型实施例的基于图8所示TO-92封装的集成电路示意图。图8中的DRAIN对应的引脚为高压引脚，CS对应的引脚为低压引脚，在高压引脚和低压引脚之间设置隔离凸台2可以防止高压引脚与低压引脚之间因污染或者潮湿产生打火现象。

另外，本实用新型实施例所提供的半导体器件封装结构还可以应用到SOP贴片封装，TO-126、TO-220等直插封装结构，以对相邻两个引脚进行隔离。图10、图11分别示出了本实用新型实施例二的半导体器件的平视图和侧视图，本实施例主要在TO-220直插封装的基础上，在相邻两个引脚之间设置隔离凸台2。

基于本实用新型实施例提供的半导体器件封装结构，除了在半导体器件基底外侧包封封装壳体之外，还在多个引脚的相邻两个引脚之间设置隔离凸台，尤其是在高压三极管的封装结构中，不仅可以增加相邻两个引脚之间的爬电距离，避免污染造成器件打火失效，还可以给器件更好的支撑作用，可以避免和PCB接触，减少接触污染源的几率。

最后应说明的是：以上各实施例仅用以说明本实用新型的技术方案，而非对其限制；尽管参照前述各实施例对本实用新型进行了详细的说明，本领域的普通技术人员应当理解：在本发明的精神和原则之内，其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案脱离本实用新型的保护范围。