处理芯片的制作方法

本实用新型涉及集成电路技术领域，尤其涉及一种处理芯片。

背景技术：

随着集成电路技术的发展，半导体晶片或者介质基片上可以制作越来越多的电子器件，通过将电子器件用布线进行连接，从而形成一个整体的模块电路，最后通过封装技术对模块电路进行封装，得到体积小、功耗低的集成电路。

目前，对声频信号进行放大的电路也被各种处理芯片所替代。图1为现有的处理芯片的封装结构示意图，图2为处理芯片的内部电路原理示意图。如图1、图2所示，芯片内部电路的各个引脚分别与对应功能的封装管脚连接。其中，封装管脚27、封装管脚28分别与芯片内部的第一处理路径的正向电源端、负向电源端连接；封装管脚16、封装管脚15分别与芯片内部的第二处理路径的正向电源端、负向电源端连接。

但是，这种封装管脚的连接和排布方式，容易造成芯片管脚焊接时出现短路的情况，甚至引起信道中正向信号和负向信号之间的干扰。

技术实现要素：

本实用新型提供一种处理芯片，以优化芯片管脚的排布和连接方式，减少处理芯片焊接时出现的短路情况，降低信道中正向信号和负向信号之间的干扰。

本实用新型实施例提供一种处理芯片，壳体和封装在所述壳体内部的芯体；所述芯体至少包括用于对接收到的输入信号进行差分放大获得输出信号的第一处理路径和第二处理路径；其中，每个处理路径设置有用于连接至电源的电源端，所述电源端包括正向电源端和负向电源端；

至少两个电源管脚和与所述电源管脚相邻的闲置管脚设置在所述壳体上；其中，所有电源端连接至所述至少两个电源管脚，且每个电源管脚连接至少一个电源端。

在一种可能的设计中，所述壳体设置有管脚组，管脚组与处理路径一一对应，每个管脚组包括电源管脚和相邻的闲置管脚。

在一种可能的设计中，每个处理路径的正向电源端和负向电源端均连接至该处理路径对应的电源管脚；其中所有电源管脚相邻的封装管脚为闲置管脚。

在一种可能的设计中，所述第一处理路径和第二处理路径中任一处理路径的正向电源端连接至所述任一处理路径对应的电源管脚，另一处理路径的正向电源端连接至所述任一处理路径的正向电源端；所述另一处理路径的负向电源端连接至所述另一处理路径对应的电源管脚，所述任一处理路径的负向电源端连接至所述另一处理路径的负向电源端；其中所有电源管脚相邻的封装管脚为闲置管脚。

在一种可能的设计中，每个处理路径的正向电源端连接至该处理路径对应的电源管脚，处理路径的负向电源端连接至不同处理路径的正向电源端；其中所有电源管脚相邻的封装管脚为闲置管脚。

在一种可能的设计中，每个处理路径的负向电源端连接至该处理路径对应的电源管脚，处理路径的正向电源端连接至不同处理路径的负向电源端；其中所有电源管脚相邻的封装管脚为闲置管脚。

在一种可能的设计中，所述第一处理路径设置在所述第二处理路径的上方，每个处理路径的正向电源端位于该处理路径的负向电源端的上方。

在一种可能的设计中，所述第一处理路径的正向电源端与所述第一处理路径对应的电源管脚对应设置，所述第一处理路径的负向电源端与所述第一处理路径对应的闲置管脚对应设置；

所述第二处理路径的负向电源端与所述第二处理路径对应的电源管脚对应设置，所述第二处理路径的正向电源端与所述第二处理路径对应的闲置管脚对应设置。

在一种可能的设计中，所述闲置管脚位于电源管脚和BSPL管脚之间。

在一种可能的设计中，每个处理路径还对应有输入引脚；每个处理路径的输入引脚，用于接收该处理路径的输入信号；所述壳体设置有输入管脚，所述输入管脚与所有处理路径的输入引脚一一对应地设置和连接。

在一种可能的设计中，每个处理路径还对应有输出引脚；每个处理路径的输出引脚，用于输出该处理路径的输出信号；所述壳体设置有输出管脚，所述输出管脚与所有处理路径的输入引脚一一对应地设置和连接。

本实用新型提供的处理芯片，通过将芯体封装在壳体内部；所述芯体至少包括用于对接收到的输入信号进行差分放大获得输出信号的第一处理路径和第二处理路径；其中，每个处理路径设置有用于连接至电源的电源端，所述电源端包括正向电源端和负向电源端；至少两个电源管脚和与所述电源管脚相邻的闲置管脚设置在所述壳体上；其中，所有电源端连接至所述至少两个电源管脚，且每个电源管脚连接至少一个电源端。从而可以优化芯片管脚的排布和连接方式，减少处理芯片焊接时出现的短路情况，降低信道中正向信号和负向信号之间的干扰。

本实用新型实施例还提供一种声频放大芯片，包括：芯片部件和封装部件，所述芯片部件封装在所述封装部件内部；其中，所述芯片部件至少包括第一信道电路和第二信道电路，每个信道电路的电源引脚包括正向信号电源引脚和负向信号电源引脚，所述电源引脚用于连接至电源；所述信道电路用于对接收到的输入信号进行差分放大获得输出信号；所述封装部件设置有多个封装管脚，所有电源引脚均设置有一一对应的封装管脚；其中，任一电源引脚的封装管脚为电源管脚，与该电源引脚相邻的电源引脚以及其它电源引脚的封装管脚均为闲置管脚；所述电源管脚连接至对应的电源引脚，所有闲置管脚对应的电源引脚均连接至该电源管脚。

在一种可能的设计中，第一信道电路设置在所述第二信道电路的上方，每个信道电路的正向信号电源引脚位于该信道电路的负向信号电源引脚的上方。

在一种可能的设计中，所述第一信道电路的正向信号电源引脚的封装管脚为电源管脚。

在一种可能的设计中，所述电源管脚与所述闲置管脚集中分布设置在所述封装部件任一侧的最上端。

在一种可能的设计中，所述第二信道电路的负向信号电源引脚的封装管脚为电源管脚。

在一种可能的设计中，所述电源管脚与所述闲置管脚集中分布设置在所述封装部件任一侧的最下端。

在一种可能的设计中，所述电源管脚位于所述多个封装管脚的边缘。

在一种可能的设计中，所述闲置管脚位于所述电源管脚和BSPL管脚之间。

在一种可能的设计中，每个信道电路还对应有输入引脚；每个信道电路的输入引脚，用于接收该信道电路的输入信号；所述封装部件设置有输入管脚，所述输入管脚与所有信道电路的输入引脚一一对应地设置和连接。

在一种可能的设计中，每个信道电路还对应有输出引脚；每个信道电路的输出引脚，用于输出该信道电路的输出信号；所述封装部件设置有输出管脚，所述输出管脚与所有信道的输入引脚一一对应地设置和连接。

本实用新型提供的声频放大芯片，通过将芯片部件第一信道电路（包括正向信号电源引脚和负向信号电源引脚）、第二信道电路的电源引脚（包括正向信号电源引脚和负向信号电源引脚）连接至电源；第一信道电路、第二信道电路用于对接收到的输入信号进行差分放大获得输出信号；所述芯片封装在封装部件内，所述封装部件设置有多个封装管脚，所述多个封装管脚与所有电源引脚一一对应设置；其中，任一电源引脚的封装管脚为电源管脚，与该电源引脚相邻的电源引脚以及其它电源引脚的封装管脚均为闲置管脚；所述电源管脚连接至对应的电源引脚，所有闲置管脚对应的电源引脚均连接至该电源管脚。从而可以优化芯片管脚的排布和连接方式，减少声频放大芯片焊接时出现的短路情况，降低信道中正向信号和负向信号之间的干扰。

附图说明

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为现有的处理芯片的封装结构示意图；

图2为处理芯片的内部电路原理示意图；

图3为本实用新型实施例一提供的处理芯片的结构示意图；

图4为本实用新型实施例二提供的处理芯片的结构示意图；

图5为本实用新型实施例三提供的处理芯片的结构示意图；

图6为本实用新型实施例四提供的处理芯片的结构示意图；

图7为本实用新型实施例五提供的处理芯片的结构示意图；

图8为本实用新型实施例六提供的处理芯片的结构示意图；

图9为本实用新型实施例七提供的处理芯片的结构示意图；

图10为本实用新型实施例八提供的处理芯片的结构示意图；

图11为本实用新型实施例九提供的处理芯片的结构示意图；

图12为本实用新型实施例十提供的声频放大芯片的结构示意图；

图13为本实用新型实施例十一提供的声频放大芯片的结构示意图；

图14为本实用新型实施例十二提供的声频放大芯片的结构示意图；

图15为本实用新型实施例十三提供的声频放大芯片的结构示意图。

图3~图11中：

10-壳体；

11-电源管脚；

12-闲置管脚；

20-芯体；

21-第一处理路径；

2101-第一处理路径的正向电源端；

2102-第一处理路径的负向电源端

22-第二处理路径；

2201-第二处理路径的正向电源端；

2202-第二处理路径的负向电源端。

图12~图15中：

30-封装部件；

31-电源管脚；

32-闲置管脚；

40-芯片部件；

41-第一信道电路；

4101-第一信道电路的正向信号电源引脚；

4102-第一信道电路的负向信号电源引脚

42-第二信道电路；

4201-第二信道电路的正向信号电源引脚；

4202-第二信道电路的负向信号电源引脚。

通过上述附图，已示出本公开明确的实施例，后文中将有更详细的描述。这些附图和文字描述并不是为了通过任何方式限制本公开构思的范围，而是通过参考特定实施例为本领域技术人员说明本公开的概念。

具体实施方式

为使本实用新型实施例的目的、技术方案和优点更加清楚，下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

本实用新型的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”“第四”等（如果存在）是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本实用新型的实施例例如能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

下面以具体地实施例对本实用新型的技术方案进行详细说明。下面这几个具体的实施例可以相互结合，对于相同或相似的概念或过程可能在某些实施例不再赘述。

参见图1、图2，第一路音频信号（LINP、LINN）输入第一处理路径。具体地，信号LINP（Positive audio input for left channel，左声道正音频输入信号）、信号LINN（Negative audio input for left channel，左声道负音频输入信号）经过环路滤波器滤波处理之后，输出第一滤波信号和第二滤波信号，该第一滤波信号和第二滤波信号依次经过一个或者多个比较器、逻辑控制器、驱动器之后，成为第一处理路径中四个开关管的控制信号。第二路音频信号（RINP、RINN）输入第二信号。具体地，信号RINP（Positive audio input for right channel，右声道正音频输入信号）、信号RINN（Negative audio input for right channel，右声道负音频输入信号）经过环路滤波器滤波处理之后，输出第三滤波信号和第四滤波信号，该第三滤波信号和第四滤波信号依次经过一个或者多个比较器、逻辑控制器、驱动器之后，成为第二处理路径中四个开关管的控制信号。

具体地，以N型MOS管为例，第一处理路径中四个开关管的第一开关管的漏极构成第一处理路径的正向电源引脚，第一处理路径中第三开关管的漏极构成第一处理路径的负向电源引脚。参见图2，第一处理路径的正向电源引脚连接至电源PVCC端，并与封装管脚PVCCL（例如图1中的管脚28）对应，第一处理路径的负向电源引脚连接至电源PVCC端，并与封装管脚PVCCL（例如图1中的管脚27，Power supply for left-channel H-bridges，左声道H桥供电）对应。第二处理路径中四个开关管的第一开关管的漏极构成第二处理路径的正向电源引脚，第二处理路径中第三开关管的漏极构成第二处理路径的负向电源引脚。参见图2，第二处理路径的正向电源引脚连接至电源PVCC端，并与封装管脚PVCCR（例如图1中的管脚16，Power supply for right-channel H-bridges，右声道H桥供电）对应，第二处理路径的负向电源引脚连接至电源PVCC端，并与封装管脚PVCCR（例如图1中的管脚15）对应。需要说明的是，本实施例以N型MOS管为例进行详细说明，但是不限定开关管的具体类型，开关管还可以采用P型MOS管、功率管等等其他器件。

从图1、图2可知，第一处理路径、第二处理路径的电源引脚分别与四个封装管脚（两个PVCCL、两个PVCCR）一一对应连接。但是，这种连接和排布方式要求将管脚28、管脚27、管脚16、管脚15均与电源端进行焊接，从而增加了焊接工序，并且容易造成电源管脚与其他管脚短接的情况（例如管脚27与管脚26之间出现短接），以及引起信道中正向信号和负向信号之间的干扰。

针对上述问题，本实用新型旨在提高一种处理芯片，以优化芯片管脚的排布和连接方式，减少处理芯片焊接时出现的短路情况，降低信道中正向信号和负向信号之间的干扰。

下面以具体地实施例对本实用新型的技术方案以及本申请的技术方案如何解决上述技术问题进行详细说明。下面这几个具体的实施例可以相互结合，对于相同或相似的概念或过程可能在某些实施例中不再赘述。下面将结合附图，对本实用新型的实施例进行描述。

实施例一

图3为本实用新型实施例一提供的处理芯片的结构示意图，如图3所示，本实施例中的处理芯片可以包括：芯体20和壳体10，芯体20封装在壳体10内部；其中，芯体20包括多个处理路径（例如：第一处理路径21、第二处理路径22），每个处理路径设置有电源引脚；电源引脚用于连接至电源；处理路径用于对接收到的输入信号进行放大获得输出信号；壳体10设置有至少一个电源管脚11和闲置管脚12，且每个电源管脚11的相邻管脚为闲置管脚12；每个电源引脚连接至任一电源管脚，每个电源管脚连接至少一个电源引脚。

具体地，参见图3，第一处理路径21包括正向电源端2101和负向电源端2102；第二处理路径22包括：正向电源端2201和负向电源端2202。其中，第一处理路径的正向电源端2101和第一处理路径的负向电源端2102，第二处理路径的正向电源端2201和第二处理路径的负向电源端2202均连接至电源管脚11，电源管脚11可以是一个或者多个，但是该电源管脚11的相邻管脚为闲置管脚12。

本实施例中的电源引脚连接至直流电源。根据芯体的不同，该直流电源的输出电压也不同。例如直流电源可以提供-0.3V~21V范围的电压。

需要说明的是，本实施例以两个处理路径为例进行了详细说明，当超出两个处理路径时，其电路连接方式仍然遵循上述规律，此处不再赘述。

本实施例，通过将芯体的处理路径的电源引脚（正向电源端和负向电源端）连接至电源；处理路径用于对接收到的输入信号进行差分放大获得输出信号；芯片封装在壳体内，壳体设置有多个封装管脚，多个封装管脚与所有电源引脚一一对应设置；其中，任一电源引脚的封装管脚为电源管脚，与该电源引脚相邻的电源引脚以及其它电源引脚的封装管脚均为闲置管脚；电源管脚连接至对应的电源引脚，所有闲置管脚对应的电源引脚均连接至该电源管脚。从而可以优化芯片管脚的排布和连接方式，减少处理芯片焊接时出现的短路情况，降低信道中正向信号和负向信号之间的干扰。

本实用新型还提供一种处理芯片，包括：壳体和封装在壳体内部的芯体；芯体至少包括用于对接收到的输入信号进行差分放大获得输出信号的第一处理路径和第二处理路径；其中，每个处理路径设置有用于连接至电源的电源端，电源端包括正向电源端和负向电源端；至少两个电源管脚和与电源管脚相邻的闲置管脚设置在壳体上；其中，所有电源端连接至至少两个电源管脚，且每个电源管脚连接至少一个电源端。

本实施例中，壳体设置有管脚组，管脚组与处理路径一一对应，每个管脚组包括电源管脚和相邻的闲置管脚。

本实施例，通过将芯体封装在壳体内部；芯体至少包括用于对接收到的输入信号进行差分放大获得输出信号的第一处理路径和第二处理路径；其中，每个处理路径设置有用于连接至电源的电源端，电源端包括正向电源端和负向电源端；至少两个电源管脚和与电源管脚相邻的闲置管脚设置在壳体上；其中，所有电源端连接至至少两个电源管脚，且每个电源管脚连接至少一个电源端。从而可以优化芯片管脚的排布和连接方式，减少处理芯片焊接时出现的短路情况，降低信道中正向信号和负向信号之间的干扰。

实施例二

图4为本实用新型实施例二提供的处理芯片的结构示意图，如图4所示，本实施例中的处理芯片可以包括：芯体20和壳体10，芯体20封装在壳体10内部；其中，芯体20包括第一处理路径21和第二处理路径22，每个处理路径的电源引脚包括正向电源端和负向电源端，电源引脚用于连接至电源；处理路径用于对接收到的输入信号进行差分放大获得输出信号；壳体10设置有管脚组，管脚组与处理路径一一对应，每个管脚组包括电源管脚11和相邻的闲置管脚12；每个处理路径的正向电源端和负向电源端均连接至该处理路径对应的电源管脚11；其中所有电源管脚相邻的封装管脚为闲置管脚12。

在一种可选的实施方式中，第一处理路径设置在第二处理路径的上方，每个处理路径的正向电源端位于该处理路径的负向电源端的上方。

具体地，参见图4，第一处理路径的正向电源端2101与第一处理路径21对应的电源管脚11对应设置，第一处理路径的负向电源端2102与第一处理路径21对应的闲置管脚12对应设置；第二处理路径的负向电源端2202与第二处理路径22对应的电源管脚11对应设置，第二处理路径的正向电源端2201与第二处理路径22对应的闲置管脚12对应设置。第一处理路径的正向电源端2101与第一处理路径21对应的电源管脚11连接，第一处理路径的负向电源端2102连接至第一处理路径的正向电源端2101；第二处理路径的负向电源端2202与第二处理路径22对应的电源管脚11连接，第二处理路径的正向电源端2201连接至第二处理路径的负向电源端2202。

在一种可选的实施方式中，第一处理路径21和第二处理路径22对应的管脚组分别设置在壳体10任一侧的最上端和最下端。

在一种可选的实施方式中，管脚组中的闲置管脚位于该管脚组中的电源管脚和BSPL管脚之间。这种排布方式，可以减少电源管脚与BSPL管脚之间出现短接的概率。

在一种可选的实施方式中，参见图1、图2，本实施例中的每个处理路径还对应有输入引脚；每个处理路径的输入引脚，用于接收该处理路径的输入信号；壳体设置有输入管脚，输入管脚与所有处理路径的输入引脚一一对应地设置和连接。每个处理路径还对应有输出引脚；每个处理路径的输出引脚，用于输出该处理路径的输出信号；壳体设置有输出管脚，输出管脚与所有处理路径的输入引脚一一对应地设置和连接。

本实施例，通过将芯体第一处理路径（包括正向电源端和负向电源端）、第二处理路径的电源引脚（包括正向电源端和负向电源端）连接至电源；第一处理路径、第二处理路径用于对接收到的输入信号进行差分放大获得输出信号；芯片封装在壳体内，壳体设置有管脚组，管脚组与处理路径一一对应，每个管脚组包括电源管脚和相邻的闲置管脚；每个处理路径的正向电源端和负向电源端均连接至该处理路径对应的电源管脚；其中所有电源管脚相邻的封装管脚为闲置管脚。从而可以优化芯片管脚的排布和连接方式，减少处理芯片焊接时出现的短路情况，降低信道中正向信号和负向信号之间的干扰。

实施例三

图5为本实用新型实施例三提供的处理芯片的结构示意图，如图5所示，第一处理路径的正向电源端2101与第一处理路径21对应的闲置管脚12对应设置，第一处理路径的负向电源端2102与第一处理路径21对应的电源管脚11对应设置；第二处理路径的正向电源端2201与第二处理路径22对应的电源管脚11对应设置，第二处理路径的负向电源端2202与第二处理路径22对应的闲置管脚12对应设置。第一处理路径的负向电源端2102与第一处理路径21对应的电源管脚11连接，第一处理路径的正向电源端2101连接至第一处理路径的负向电源端2102；第二处理路径的正向电源端2201与第二处理路径22对应的电源管脚11连接，第二处理路径的负向电源端2202连接至第二处理路径的正向电源端2201。

在一种可选的实施方式中，第一处理路径21和第二处理路径22对应的管脚组相邻设置。

本实施例，通过将芯体第一处理路径（包括正向电源端和负向电源端）、第二处理路径的电源引脚（包括正向电源端和负向电源端）连接至电源；第一处理路径、第二处理路径用于对接收到的输入信号进行差分放大获得输出信号；芯片封装在壳体内，壳体设置有管脚组，管脚组与处理路径一一对应，每个管脚组包括电源管脚和相邻的闲置管脚；每个处理路径的正向电源端和负向电源端均连接至该处理路径对应的电源管脚；其中所有电源管脚相邻的封装管脚为闲置管脚。从而可以优化芯片管脚的排布和连接方式，减少处理芯片焊接时出现的短路情况，降低信道中正向信号和负向信号之间的干扰。

实施例四

图6为本实用新型实施例四提供的处理芯片的结构示意图，如图6所示，第一处理路径的正向电源端2101与第一处理路径21对应的电源管脚11对应设置，第一处理路径的负向电源端2102与第一处理路径21对应的闲置管脚12对应设置；第二处理路径的正向电源端2201与第二处理路径22对应的电源管脚11对应设置，第二处理路径的负向电源端2202与第二处理路径22对应的闲置管脚12对应设置。第一处理路径的正向电源端2101与第一处理路径21对应的电源管脚11连接，第一处理路径的负向电源端2101连接至第一处理路径的正向电源端2102；第二处理路径的正向电源端2201与第二处理路径22对应的电源管脚11连接，第二处理路径的负向电源端2202连接至第二处理路径的正向电源端2201。

在一种可选的实施方式中，第一处理路径21和第二处理路径22对应的管脚组分别设置在壳体任一侧的最上端和最下端。

本实施例，通过将芯体第一处理路径（包括正向电源端和负向电源端）、第二处理路径的电源引脚（包括正向电源端和负向电源端）连接至电源；第一处理路径、第二处理路径用于对接收到的输入信号进行差分放大获得输出信号；芯片封装在壳体内，壳体设置有管脚组，管脚组与处理路径一一对应，每个管脚组包括电源管脚和相邻的闲置管脚；每个处理路径的正向电源端和负向电源端均连接至该处理路径对应的电源管脚；其中所有电源管脚相邻的封装管脚为闲置管脚。从而可以优化芯片管脚的排布和连接方式，减少处理芯片焊接时出现的短路情况，降低信道中正向信号和负向信号之间的干扰。

实施例五

图7为本实用新型实施例五提供的处理芯片的结构示意图，如图7所示，第一处理路径的负向电源端2102与第一处理路径21对应的电源管脚11对应设置，第一处理路径的正向电源端2101与第一处理路径21对应的闲置管脚12对应设置；第二处理路径的负向电源端2202与第二处理路径22对应的电源管脚11对应设置，第二处理路径的正向电源端2201与第二处理路径22对应的闲置管脚12对应设置。第一处理路径的负向电源端2102与第一处理路径21对应的电源管脚11连接，第一处理路径的正向电源端2101连接至第一处理路径的负向电源端2102；第二处理路径的负向电源端2202与第二处理路径22对应的电源管脚11连接，第二处理路径的正向电源端2201连接至第二处理路径的负向电源端2202。

在一种可选的实施例中，第一处理路径21和第二处理路径22对应的管脚组相邻设置在壳体任一侧的最下端。

本实施例，通过将芯体第一处理路径（包括正向电源端和负向电源端）、第二处理路径的电源引脚（包括正向电源端和负向电源端）连接至电源；第一处理路径、第二处理路径用于对接收到的输入信号进行差分放大获得输出信号；芯片封装在壳体内，壳体设置有管脚组，管脚组与处理路径一一对应，每个管脚组包括电源管脚和相邻的闲置管脚；每个处理路径的正向电源端和负向电源端均连接至该处理路径对应的电源管脚；其中所有电源管脚相邻的封装管脚为闲置管脚。从而可以优化芯片管脚的排布和连接方式，减少处理芯片焊接时出现的短路情况，降低信道中正向信号和负向信号之间的干扰。

实施例六

图8为本实用新型实施例六提供的处理芯片的结构示意图，如图8所示，本实施例中的处理芯片可以包括：芯体20和壳体10，芯体20封装在壳体10内部；其中，芯体20包括第一处理路径21和第二处理路径22，每个处理路径的电源引脚包括正向电源端和负向电源端，电源引脚用于连接至电源；处理路径用于对接收到的输入信号进行差分放大获得输出信号；壳体设置有管脚组，管脚组与处理路径一一对应，每个管脚组包括电源管脚11和相邻的闲置管脚12；第一处理路径21和第二处理路径22中任一处理路径的正向电源端连接至任一处理路径对应的电源管脚，另一处理路径的正向电源端连接至任一处理路径的正向电源端；另一处理路径的负向电源端连接至另一处理路径对应的电源管脚，任一处理路径的负向电源端连接至另一处理路径的负向电源端；其中所有电源管脚11相邻的封装管脚为闲置管脚12。

在一种可选的实施方式中，第一处理路径21设置在第二处理路径22的上方，每个处理路径的正向电源端位于该处理路径的负向电源端的上方。

具体地，参见图8，第一处理路径的正向电源端2101与第一处理路径21对应的电源管脚11对应设置，第一处理路径的负向电源端2102与第一处理路径21对应的闲置管脚12对应设置；第二处理路径的负向电源端2202与第二处理路径22对应的电源管脚11对应设置，第二处理路径的正向电源端2201与第二处理路径22对应的闲置管脚12对应设置。第一处理路径的正向电源端2101与第一处理路径21对应的电源管脚11连接，第二处理路径的正向电源端2201连接至第一处理路径的正向电源端2101；第二处理路径的负向电源端2202与第二处理路径22对应的电源管脚11连接，第一处理路径的负向电源端2102连接至第二处理路径的负向电源端2202。

在一种可选的实施方式中，第一处理路径21和第二处理路径22对应的管脚组分别设置在壳体任一侧的最上端和最下端。

在一种可选的实施方式中，管脚组中的闲置管脚位于该管脚组中的电源管脚和BSPL管脚之间。从而尽可能地避免电源管脚11与BSPL管脚之间出现短接的情况。

在一种可选的实施方式中，参见图1、图2，本实施例中的每个处理路径还对应有输入引脚；每个信道的电路输入引脚，用于接收该处理路径的输入信号；壳体设置有输入管脚，输入管脚与所有处理路径的输入引脚一一对应地设置和连接。每个处理路径还对应有输出引脚；每个处理路径的输出引脚，用于输出该处理路径的输出信号；壳体设置有输出管脚，输出管脚与所有处理路径的输入引脚一一对应地设置和连接。

本实施例，通过将芯体第一处理路径（包括正向电源端和负向电源端）、第二处理路径的电源引脚（包括正向电源端和负向电源端）连接至电源；第一处理路径、第二处理路径用于对接收到的输入信号进行差分放大获得输出信号；芯片封装在壳体内，壳体设置有管脚组，管脚组与处理路径一一对应，每个管脚组包括电源管脚和相邻的闲置管脚；第一处理路径和第二处理路径中任一处理路径的正向电源端连接至任一处理路径对应的电源管脚，另一处理路径的正向电源端连接至任一处理路径的正向电源端；另一处理路径的负向电源端连接至另一处理路径对应的电源管脚，任一处理路径的负向电源端连接至另一处理路径的负向电源端；其中所有电源管脚相邻的封装管脚为闲置管脚。从而可以优化芯片管脚的排布和连接方式，减少处理芯片焊接时出现的短路情况，降低信道中正向信号和负向信号之间的干扰。

实施例七

图9为本实用新型实施例七提供的处理芯片的结构示意图，如图9所示，第一处理路径的正向电源端2101与第一处理路径21对应的闲置管脚12对应设置，第一处理路径的负向电源端2102与第一处理路径21对应的电源管脚11对应设置；第二处理路径的正向电源端2201与第二处理路径对应的电源管脚11对应设置，第二处理路径的负向电源端2202与第二处理路径对应的闲置管脚12对应设置。第一处理路径的负向电源端2102与第一处理路径21对应的电源管脚11连接，第二处理路径的负向电源端2202连接至第一处理路径的负向电源端2102；第二处理路径的正向电源端2201与第二处理路径22对应的电源管脚11连接，第一处理路径的正向电源端2101连接至第二处理路径的正向电源端2201。

在一种可选的实施方式中，第一处理路径21和第二处理路径22对应的管脚组相邻设置。

本实施例，通过将芯体第一处理路径（包括正向电源端和负向电源端）、第二处理路径的电源引脚（包括正向电源端和负向电源端）连接至电源；第一处理路径、第二处理路径用于对接收到的输入信号进行差分放大获得输出信号；芯片封装在壳体内，壳体设置有管脚组，管脚组与处理路径一一对应，每个管脚组包括电源管脚和相邻的闲置管脚；第一处理路径和第二处理路径中任一处理路径的正向电源端连接至任一处理路径对应的电源管脚，另一处理路径的正向电源端连接至任一处理路径的正向电源端；另一处理路径的负向电源端连接至另一处理路径对应的电源管脚，任一处理路径的负向电源端连接至另一处理路径的负向电源端；其中所有电源管脚相邻的封装管脚为闲置管脚。从而可以优化芯片管脚的排布和连接方式，减少处理芯片焊接时出现的短路情况，降低信道中正向信号和负向信号之间的干扰。

需要说明的是，除了图8、图9所示的管脚排布方式之外，还可以变换电源管脚、闲置管脚的位置与处理路径的正向电源端、负向电源端的对应关系，但是始终保持第一处理路径的正向电源端与第二处理路径的正向电源端电连接，第一处理路径的负向电源端与第二处理路径的负向电源端电连接。

实施例八

图10为本实用新型实施例八提供的处理芯片的结构示意图，如图10所示，本实施例中的处理芯片可以包括：芯体20和壳体10，芯体20封装在壳体10内部；其中，芯体20包括第一处理路径21和第二处理路径22，每个处理路径的电源引脚包括正向电源端和负向电源端，电源引脚用于连接至电源；处理路径用于对接收到的输入信号进行差分放大获得输出信号；壳体设置有管脚组，管脚组与处理路径一一对应，每个管脚组包括电源管脚和相邻的闲置管脚；每个处理路径的正向电源端连接至该处理路径对应的电源管脚，处理路径的负向电源端连接至不同处理路径的正向电源端；其中所有电源管脚相邻的封装管脚为闲置管脚。

在一种可选的实施方式中，还可以设置每个处理路径的负向电源端连接至该处理路径对应的电源管脚，处理路径的正向电源端连接至不同处理路径的负向电源端；其中所有电源管脚相邻的封装管脚为闲置管脚。

在一种可选的实施方式中，第一处理路径21设置在第二处理路径22的上方，每个处理路径的正向电源端位于该处理路径的负向电源端的上方。

具体地，参见图10，第一处理路径的正向电源端2101与第一处理路径21对应的电源管脚11对应设置，第一处理路径的负向电源端2102与第一处理路径21对应的闲置管脚12对应设置；第二处理路径的正向电源端2201与第二处理路径22对应的电源管脚11对应设置，第二处理路径的负向电源端2202与第二处理路径22对应的闲置管脚12对应设置。第一处理路径的正向电源端2101与第一处理路径21对应的电源管脚11连接，第二处理路径的负向电源端2202连接至第一处理路径的正向电源端2101；第二处理路径的正向电源端2201与第二处理路径22对应的电源管脚11连接，第一处理路径的负向电源端2102连接至第二处理路径的正向电源端2201。

在一种可选的实施方式中，第一处理路径21和第二处理路径22对应的管脚组相邻设置。

在一种可选的实施方式中，第一处理路径21和第二处理路径22对应的管脚组设置在壳体10任一侧的最上端。

在一种可选的实施方式中，可以设置管脚组中的闲置管脚12位于该管脚组中的电源管脚11和BSPL管脚之间，从而尽可能地避免电源管脚11与BSPL管脚之间出现短接的情况。

在一种可选的实施方式中，参见图1、图2，本实施例中的每个处理路径还对应有输入引脚；每个处理路径的输入引脚，用于接收该处理路径的输入信号；壳体设置有输入管脚，输入管脚与所有处理路径的输入引脚一一对应地设置和连接。每个处理路径还对应有输出引脚；每个处理路径的输出引脚，用于输出该处理路径的输出信号；壳体设置有输出管脚，输出管脚与所有处理路径的输入引脚一一对应地设置和连接。

本实施例，通过将芯体第一处理路径（包括正向电源端和负向电源端）、第二处理路径的电源引脚（包括正向电源端和负向电源端）连接至电源；第一处理路径、第二处理路径用于对接收到的输入信号进行差分放大获得输出信号；壳体设置有管脚组，管脚组与处理路径一一对应，每个管脚组包括电源管脚和相邻的闲置管脚；每个处理路径的正向电源端连接至该处理路径对应的电源管脚，处理路径的负向电源端连接至不同处理路径的正向电源端；其中所有电源管脚相邻的封装管脚为闲置管脚；或者，每个处理路径的负向电源端连接至该处理路径对应的电源管脚，处理路径的正向电源端连接至不同处理路径的负向电源端；其中所有电源管脚相邻的封装管脚为闲置管脚。从而可以优化芯片管脚的排布和连接方式，减少处理芯片焊接时出现的短路情况，降低信道中正向信号和负向信号之间的干扰。

实施例九

图11为本实用新型实施例九提供的处理芯片的结构示意图，如图11所示，第一处理路径的正向电源端2101与第一处理路径21对应的闲置管脚12对应设置，第一处理路径的负向电源端2202与第一处理路径21对应的电源管脚11对应设置；第二处理路径的负向电源端2202与第二处理路径22对应的电源管脚11对应设置，第二处理路径的正向电源端2201与第二处理路径22对应的闲置管脚12对应设置。第一处理路径的负向电源端2102与第一处理路径21对应的电源管脚11连接，第二处理路径的正向电源端2201连接至第一处理路径的负向电源端2102；第二处理路径的负向电源端2202与第二处理路径22对应的电源管脚11连接，第一处理路径的正向电源端2101连接至第二处理路径的负向电源端2202。

在一种可选的实施方式中，第一处理路径21和第二处理路径22对应的管脚组相邻设置。

在一种可选的实施方式中，第一处理路径21和第二处理路径22对应的管脚组设置在壳体10任一侧的最下端。

本实施例，通过将芯体第一处理路径（包括正向电源端和负向电源端）、第二处理路径的电源引脚（包括正向电源端和负向电源端）连接至电源；第一处理路径、第二处理路径用于对接收到的输入信号进行差分放大获得输出信号；壳体设置有管脚组，管脚组与处理路径一一对应，每个管脚组包括电源管脚和相邻的闲置管脚；每个处理路径的正向电源端连接至该处理路径对应的电源管脚，处理路径的负向电源端连接至不同处理路径的正向电源端；其中所有电源管脚相邻的封装管脚为闲置管脚；或者，每个处理路径的负向电源端连接至该处理路径对应的电源管脚，处理路径的正向电源端连接至不同处理路径的负向电源端；其中所有电源管脚相邻的封装管脚为闲置管脚。从而可以优化芯片管脚的排布和连接方式，减少处理芯片焊接时出现的短路情况，降低信道中正向信号和负向信号之间的干扰。

需要说明的是，除了图10、图11所示的连接方式之外，还可以变换封装管脚与处理路径的负向电源端、正向电源端之间的对应关系。但是控制处理路径的负向电源端、正向电源端均能够连接至电源管脚。

本实施例，通过将芯体第一处理路径（包括正向电源端和负向电源端）、第二处理路径的电源引脚（包括正向电源端和负向电源端）连接至电源；第一处理路径、第二处理路径用于对接收到的输入信号进行差分放大获得输出信号；芯片封装在壳体内，壳体设置有多个封装管脚，多个封装管脚与所有电源引脚一一对应设置；其中，任一电源引脚的封装管脚为电源管脚，与该电源引脚相邻的电源引脚以及其它电源引脚的封装管脚均为闲置管脚；电源管脚连接至对应的电源引脚，所有闲置管脚对应的电源引脚均连接至该电源管脚。从而可以优化芯片管脚的排布和连接方式，减少处理芯片焊接时出现的短路情况，降低信道中正向信号和负向信号之间的干扰。

实施例十

图12为本实用新型实施例十提供的声频放大芯片的结构示意图，如图12所示，本实施例中的声频放大芯片可以包括：芯片部件40和封装部件30，芯片部件40封装在封装部件30内部；其中，芯片部件40包括多个信道电路（例如：第一信道电路41、第二信道电路42），每个信道电路设置有电源引脚；电源引脚用于连接至电源；信道电路用于对接收到的输入信号进行放大获得输出信号；封装部件30设置有至少一个电源管脚31和闲置管脚32，且每个电源管脚31的相邻管脚为闲置管脚32；每个电源引脚连接至任一电源管脚，每个电源管脚连接至少一个电源引脚。

具体地，参见图12，第一信道电路41包括正向信号电源引脚4101和负向信号电源引脚4102；第二信道电路42包括：正向信号电源引脚4201和负向信号电源引脚4202。其中，第一信道电路的正向信号电源引脚4101和第一信道电路的负向信号电源引脚4102，第二信道电路的正向信号电源引脚4201和第二信道电路的负向信号电源引脚4202均连接至电源管脚31，电源管脚31可以是一个或者多个，但是该电源管脚31的相邻管脚为闲置管脚32。

本实施例中的电源引脚连接至直流电源。根据芯片部件的不同，该直流电源的输出电压也不同。例如直流电源可以提供-0.3V~21V范围的电压。

需要说明的是，本实施例以两个信道电路为例进行了详细说明，当超出两个信道电路时，其电路连接方式仍然遵循上述规律，此处不再赘述。

本实施例，通过将芯片部件的信道电路的电源引脚（正向信号电源引脚和负向信号电源引脚）连接至电源；信道电路用于对接收到的输入信号进行差分放大获得输出信号；芯片封装在封装部件内，封装部件设置有多个封装管脚，多个封装管脚与所有电源引脚一一对应设置；其中，任一电源引脚的封装管脚为电源管脚，与该电源引脚相邻的电源引脚以及其它电源引脚的封装管脚均为闲置管脚；电源管脚连接至对应的电源引脚，所有闲置管脚对应的电源引脚均连接至该电源管脚。从而可以优化芯片管脚的排布和连接方式，减少声频放大芯片焊接时出现的短路情况，降低信道中正向信号和负向信号之间的干扰。

实施例十一

图13为本实用新型实施例十一提供的声频放大芯片的结构示意图，如图13所示，本实施例中的声频放大芯片可以包括：芯片部件40和封装部件30，芯片部件40封装在封装部件30内部；其中，芯片部件40包括第一信道电路41和第二信道电路42，每个信道的电源引脚包括正向信号电源引脚和负向信号电源引脚，电源引脚用于连接至电源；信道电路用于对接收到的输入信号进行差分放大获得输出信号；封装部件设置有多个封装管脚，多个封装管脚与所有电源引脚一一对应设置；其中，任一电源引脚的封装管脚为电源管脚，与该电源引脚相邻的电源引脚以及其它电源引脚的封装管脚均为闲置管脚；电源管脚连接至对应的电源引脚，所有闲置管脚对应的电源引脚均连接至该电源管脚。

在一种可选的实施方式中，第一信道电路设置在第二信道电路的上方，每个信道电路的正向信号电源引脚位于该信道电路的负向信号电源引脚的上方。

具体地，参见图13，第一信道电路41设置在第二信道电路42的上方，第一信道电路的正向信号电源引脚4101位于该第一信道电路的负向信号电源引脚4102的上方。第二信道电路的正向信号电源引脚4201位于该第二信道电路的负向信号电源引脚4202的上方。

在一种可选的实施方式中，电源管脚31位于多个封装管脚的边缘。这种排布方式，可以减少电源管脚与其他管脚之间出现短接的概率。

在一种可选的实施方式中，可以设置闲置管脚32位于电源管脚31和BSPL管脚之间，从而尽可能地避免电源管脚31与BSPL管脚之间出现短接的情况。

在一种可选的实施方式中，参见图1、图2，本实施例中的每个信道电路还对应有输入引脚；每个信道电路的输入引脚，用于接收该信道电路的输入信号；封装部件设置有输入管脚，输入管脚与所有信道电路的输入引脚一一对应地设置和连接。每个信道电路还对应有输出引脚；每个信道电路的输出引脚，用于输出该信道电路的输出信号；封装部件设置有输出管脚，输出管脚与所有信道的输入引脚一一对应地设置和连接。

本实施例，通过将芯片部件第一信道电路（包括正向信号电源引脚和负向信号电源引脚）、第二信道电路的电源引脚（包括正向信号电源引脚和负向信号电源引脚）连接至电源；第一信道电路、第二信道电路用于对接收到的输入信号进行差分放大获得输出信号；芯片封装在封装部件内，封装部件设置有多个封装管脚，多个封装管脚与所有电源引脚一一对应设置；其中，任一电源引脚的封装管脚为电源管脚，与该电源引脚相邻的电源引脚以及其它电源引脚的封装管脚均为闲置管脚；电源管脚连接至对应的电源引脚，所有闲置管脚对应的电源引脚均连接至该电源管脚。从而可以优化芯片管脚的排布和连接方式，减少声频放大芯片焊接时出现的短路情况，降低信道中正向信号和负向信号之间的干扰。

实施例十二

图14为本实用新型实施例十二提供的声频放大芯片的结构示意图，如图14所示，第一信道电路的正向信号电源引脚4101的封装管脚为电源管脚31。第一信道电路的负向信号电源引脚4102、第二信道电路的正向信号电源引脚4201、第二信道电路的负向信号电源引脚4202均连接至第一信道电路的正向信号电源引脚4101的封装管脚。而与第一信道电路的负向信号电源引脚4102、第二信道电路的正向信号电源引脚4201、第二信道电路的负向信号电源引脚4202的位置相对应的封装管脚为闲置管脚32。

在一种可选的实施方式中，电源管脚31与闲置管脚32可以集中分布设置在封装部件30任一侧的最上端。

本实施例，通过将芯片部件第一信道电路（包括正向信号电源引脚和负向信号电源引脚）、第二信道电路的电源引脚（包括正向信号电源引脚和负向信号电源引脚）连接至电源；第一信道电路、第二信道电路用于对接收到的输入信号进行差分放大获得输出信号；芯片封装在封装部件内，封装部件设置有多个封装管脚，多个封装管脚与所有电源引脚一一对应设置；其中，任一电源引脚的封装管脚为电源管脚，与该电源引脚相邻的电源引脚以及其它电源引脚的封装管脚均为闲置管脚；电源管脚连接至对应的电源引脚，所有闲置管脚对应的电源引脚均连接至该电源管脚。从而可以优化芯片管脚的排布和连接方式，减少声频放大芯片焊接时出现的短路情况，降低信道中正向信号和负向信号之间的干扰。

实施例十三

图15为本实用新型实施例十三提供的声频放大芯片的结构示意图，如图15所示，第二信道电路的负向信号电源引脚4202的封装管脚为电源管脚31。第一信道电路的正向信号电源引脚4101、第一信道电路的负向信号电源引脚4102、第二信道电路的正向信号电源引脚4201均连接至第一信道电路的负向信号电源引脚4102的封装管脚。而与第一信道电路的正向信号电源引脚4101、第一信道电路的负向信号电源引脚4102、第二信道电路的正向信号电源引脚4201的位置相对应的封装管脚为闲置管脚32。

在一种可选的实施方式中，电源管脚31与闲置管脚32可以集中分布设置在封装部件30任一侧的最下端。

需要说明的是，除了图14、图15所示的连接方式之外，还可以设置第一信道电路的负向信号电源引脚4102的封装管脚为电源管脚31，并令第一信道电路的正向信号电源引脚4101、第二信道电路的正向信号电源引脚4201、第二信道电路的负向信号电源引脚4202均连接至第一信道电路的负向信号电源引脚4102的封装管脚。而与第一信道电路的正向信号电源引脚4101、第二信道电路的正向信号电源引脚4201、第二信道电路的负向信号电源引脚4202的位置相对应的封装管脚为闲置管脚32。

或者，设置第二信道电路的正向信号电源引脚4201的封装管脚为电源管脚31，并令第一信道电路的正向信号电源引脚4101、第一信道电路的负向信号电源引脚4102、第二信道电路的负向信号电源引脚4202均连接至第二信道电路的正向信号电源引脚4201的封装管脚。而与第一信道电路的正向信号电源引脚4101、第一信道电路的负向信号电源引脚4102、第二信道电路的负向信号电源引脚4202的位置相对应的封装管脚为闲置管脚12。

本实施例，通过将芯片部件第一信道电路（包括正向信号电源引脚和负向信号电源引脚）、第二信道电路的电源引脚（包括正向信号电源引脚和负向信号电源引脚）连接至电源；第一信道电路、第二信道电路用于对接收到的输入信号进行差分放大获得输出信号；芯片封装在封装部件内，封装部件设置有多个封装管脚，多个封装管脚与所有电源引脚一一对应设置；其中，任一电源引脚的封装管脚为电源管脚，与该电源引脚相邻的电源引脚以及其它电源引脚的封装管脚均为闲置管脚；电源管脚连接至对应的电源引脚，所有闲置管脚对应的电源引脚均连接至该电源管脚。从而可以优化芯片管脚的排布和连接方式，减少声频放大芯片焊接时出现的短路情况，降低信道中正向信号和负向信号之间的干扰。

在本实用新型的描述中，需要理解的是，术语“上”、“下”、“前”、“ 后”、“竖直”、“水平” 、“顶”、“ 底”、“内”、“外”等指示的方位或者位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或者暗示所指的装置或者元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制。在本实用新型的描述中，“多个”的含义是两个或两个以上，除非是另有精确具体地规定。

本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”、“第四”等（如果存在）是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本申请的实施例例如能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

最后应说明的是：以上各实施例仅用以说明本实用新型的技术方案，而非对其限制；尽管参照前述各实施例对本实用新型进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本实用新型各实施例技术方案的范围。