存储单元、存储器件以及存储单元的操作方法与流程

本申请涉及半导体技术领域，尤其涉及一种存储单元、存储器件以及存储单元的操作方法。

背景技术：

可编程只读存储器又称一次可编程存储器，是指只允许写入一次的只读存储器，常用的一次可编程存储器结构包括：熔丝结构、反熔丝结构、浮栅结构等等。而反熔丝结构的一次可编程存储器结构在安全性和可靠性上要优于熔丝结构和浮栅结构的一次可编程存储器。

目前，反熔丝结构的一次可编程存储器结构一般包括：至少一个控制管和一个反熔丝电容。在集成电路中，还可以将一个控制管与一个电容集成在一起，形成一体结构，以构成一次可编程存储器的一个存储单元。

但是，现有的反熔丝结构的一次可编程存储器，在原理上仍然是要通过双栅工艺(dualgate)产生两种厚度的栅氧化层，然后由一个控制管与一个反熔丝电容共同组成一个存储单元。这种反熔丝结构的一次可编程存储器受反熔丝结构面积的限制，存储容量不高。

技术实现要素：

本发明提供一种存储单元、存储器件以及存储单元的操作方法，以提高反熔丝结构的一次可编程存储器的存储容量。

第一方面，本发明实施例提供一种存储单元，包括：

反熔丝晶体管，其包括栅极、源极和漏极，所述反熔丝晶体管由金属氧化物半导体场效应晶体管(metal-oxide-semiconductorfield-effecttransistor，mosfet)构成；以及

选通管，所述选通管与所述反熔丝晶体管的栅极电连接，所述栅极与源极分别构成第一反熔丝电容的两端，所述栅极与漏极分别构成第二反熔丝电容的两端。

可选地，所述第一反熔丝电容的两端分别与外部电路的电源端相连；

通过所述外部电路的电源端向所述第一反熔丝电容的两端施加电压，以局部击穿所述反熔丝晶体管的栅极与所述反熔丝晶体管的源极之间的氧化介质层，使得所述反熔丝晶体管的栅极和源极形成导电通路，完成对所述第一反熔丝电容的编程。

可选地，所述第二反熔丝电容的两端分别与外部电路的电源端相连；

在外部电压作用下，局部击穿所述反熔丝晶体管的栅极与所述反熔丝晶体管的漏极之间的氧化介质层，使得所述反熔丝晶体管的栅极和漏极形成导电通路，完成对所述第二反熔丝电容的编程。

可选地，所述选通管包括：金属氧化物半导体场效应晶体管mosfet。

第二方面，本发明实施例提供一种存储单元的操作方法，应用于第一方面中任一项所述的存储单元，所述方法包括：

通过控制反熔丝晶体管的栅极电压、源极电压、漏极电压、基底电压的大小，在所述反熔丝晶体管的栅极与源极之间形成第一电压差，或者在所述反熔丝晶体管的栅极与漏极之间形成第二电压差；

若所述第一电压差大于所述反熔丝晶体管的栅极与源极之间氧化介质层的击穿电压，完成对所述反熔丝晶体管的栅极与源极构成的第一反熔丝电容的编程操作；

若所述第二电压差大于所述反熔丝晶体管的栅极与漏极之间氧化介质层的击穿电压，完成对所述反熔丝晶体管的栅极与漏极构成的第二反熔丝电容的编程。

可选地，当所述反熔丝晶体管为p型mosfet时，所述通过控制反熔丝晶体管的栅极电压、源极电压、漏极电压、基底电压的大小，在所述反熔丝晶体管的栅极与源极之间形成第一电压差，包括：

控制反熔丝晶体管的栅极电压、漏极电压、基底电压为高电压，控制反熔丝晶体管的源极电压为低电压或者零电压，以在所述反熔丝晶体管的栅极与源极之间形成第一电压差。

可选地，当所述反熔丝晶体管为p型mosfet时，所述通过控制反熔丝晶体管的栅极电压、源极电压、漏极电压、基底电压的大小，在所述反熔丝晶体管的栅极与漏极之间形成第二电压差，包括：

控制反熔丝晶体管的栅极电压、源极电压、基底电压为高电压，控制反熔丝晶体管的漏极电压为低电压或者零电压，以在所述反熔丝晶体管的栅极与源极之间形成第二电压差。

可选地，当所述反熔丝晶体管为n型mosfet时，所述通过控制反熔丝晶体管的栅极电压、源极电压、漏极电压、基底电压的大小，在所述反熔丝晶体管的栅极与源极之间形成第一电压差，包括：

控制反熔丝晶体管的栅极电压、漏极电压、基底电压为低电压，控制反熔丝晶体管的源极电压为高电压或者零电压，以在所述反熔丝晶体管的栅极与源极之间形成第一电压差。

可选地，当所述反熔丝晶体管为n型mosfet时，所述通过控制反熔丝晶体管的栅极电压、源极电压、漏极电压、基底电压的大小，在所述反熔丝晶体管的栅极与漏极之间形成第二电压差，包括：

控制反熔丝晶体管的栅极电压、源极电压、基底电压为低电压，控制反熔丝晶体管的漏极电压为高电压或者零电压，以在所述反熔丝晶体管的栅极与源极之间形成第二电压差。

第三方面，本发明实施例提供一种存储单元的操作方法，应用于第一方面中任一项所述的存储单元，所述方法包括：

通过选通管对反熔丝晶体管的栅极施加栅极电压，使得所述反熔丝晶体管处于导通状态；对所述反熔丝晶体管的源极、漏极、基底分别施加源极电压、漏极电压、基底电压；

获取到所述反熔丝晶体管的源极或者漏极的电信号；其中，所述反熔丝晶体管的源极的电信号对应第一反熔丝电容的编程结果；所述反熔丝晶体管的漏极的电信号对应第二反熔丝电容的编程结果。

可选地，当所述反熔丝晶体管为p型mosfet时，获取到所述反熔丝晶体管的源极的电信号，包括：

控制反熔丝晶体管的栅极电压为高电压，所述反熔丝晶体管的源极电压与基底电压为零电压或相同的低电压，所述反熔丝晶体管的漏极不施加电压，获取所述反熔丝晶体管源极处的电压或电流信号；其中，所述反熔丝晶体管的栅极与源极之间的电压差远远小于所述反熔丝晶体管的氧化层介质击穿电压；

当所述反熔丝晶体管为p型mosfet时，获取到所述反熔丝晶体管的漏极的电信号，包括：

控制反熔丝晶体管的栅极电压为高电压，所述反熔丝晶体管的漏极电压与基底电压为零电压或相同低电压，所述反熔丝晶体管的源极不施加电压，获取所述反熔丝晶体管漏极处的电压或电流信号；其中，所述反熔丝晶体管的栅极与漏极之间的电压差远远小于所述反熔丝晶体管的氧化层介质击穿电压。

可选地，当所述反熔丝晶体管为n型mosfet时，获取到所述反熔丝晶体管的源极的电信号，包括：

控制反熔丝晶体管的栅极电压为高电压，所述反熔丝晶体管的源极电压与基底电压为零电压或相同的低电压，所述反熔丝晶体管的漏极不施加电压，获取所述反熔丝晶体管源极处的电压或电流信号；获取所述反熔丝晶体管源极处的电压或电流信号；其中，所述反熔丝晶体管的栅极与源极之间的电压差远远小于所述反熔丝晶体管的氧化层介质击穿电压；

当所述反熔丝晶体管为n型mosfet时，获取到所述反熔丝晶体管的漏极的电信号，包括：

控制反熔丝晶体管的栅极电压为高电压，所述反熔丝晶体管的漏极电压与基底电压为零电压或相同低电压，所述反熔丝晶体管的源极不施加电压，获取所述反熔丝晶体管漏极处的电压或电流信号；其中，所述反熔丝晶体管的栅极与漏极之间的电压差远远小于所述反熔丝晶体管的氧化层介质击穿电压。

第四方面，本发明实施例提供一种存储器件，包括：至少一个如第一方面中任一项所述的存储单元、控制信号输入电路；其中，所述控制信号输入电路用于生成反熔丝晶体管的栅极电压、源极电压、漏极电压、基底电压，以对所述存储单元执行如权利要求5-9中任一项所述的存储单元的操作方法。

可选地，还包括：存储单元读取电路，所述存储单元读取电路用于对所述存储单元执行如第三方面中任一项所述的存储单元操作方法。

第五方面，本发明实施例提供一种存储单元的编程设备，包括：

存储器，用于存储程序；

处理器，用于执行所述存储器存储的所述程序，当所述程序被执行时，所述处理器用于通过第二方面中任一项所述的存储单元的操作方法对第一方面中任一项所述存储单元进行编程。

第六方面，本发明实施例提供一种存储单元的读取设备，包括：

存储器，用于存储程序；

处理器，用于执行所述存储器存储的所述程序，当所述程序被执行时，所述处理器用于通过第三方面中任一项所述的存储单元的操作方法对第一方面中任一项所述存储单元进行编程结果读取。

第七方面，本发明实施例提供一种计算机可读存储介质，包括：指令，当其在计算机上运行时，使得计算机执行第二方面中任一项所述的存储单元的操作方法对第一方面中任一项所述存储单元进行编程。

第八方面，本发明实施例提供一种计算机可读存储介质，包括：指令，当其在计算机上运行时，使得计算机执行第三方面中任一项所述的存储单元的操作方法对第一方面中任一项所述存储单元进行编程结果读取。

本发明提供的存储单元、存储器以及存储单元的操作方法，通过选通管和反熔丝晶体管来构建存储单元，所述反熔丝晶体管由金属氧化物半导体场效应晶体管mosfet构成；所述选通管与所述反熔丝晶体管的栅极电连接；其中，所述反熔丝晶体管的栅极与源极分别构成第一反熔丝电容的两端，所述反熔丝晶体管的栅极与漏极分别构成第二反熔丝电容的两端。从而可以减小反熔丝结构的面积，提高存储单元的存储容量。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例一提供的p型mosfet构成两个反熔丝电容的结构示意图；

图2为本发明实施例二提供的p型mosfet构成两个反熔丝电容的等效电路示意图；

图3为本发明实施例三提供的p型mosfet被编程后的等效电路示意图；

图4为本发明实施例四提供的存储单元的结构示意图；

图5为本发明实施例五提供的存储单元的操作方法的流程图；

图6为本发明实施例六提供的存储单元的操作方法的流程图；

图7为本发明实施例七提供的存储器件的结构示意图；

图8为本发明实施例八提供的存储器件的结构示意图；

图9为本发明实施例九提供的存储单元的编程设备的结构示意图；

图10为本发明实施例十提供的存储单元的读取设备的结构示意图。

通过上述附图，已示出本公开明确的实施例，后文中将有更详细的描述。这些附图和文字描述并不是为了通过任何方式限制本公开构思的范围，而是通过参考特定实施例为本领域技术人员说明本公开的概念。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”、“第四”等(如果存在)是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例例如能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

下面以具体地实施例对本发明的技术方案进行详细说明。下面这几个具体的实施例可以相互结合，对于相同或相似的概念或过程可能在某些实施例不再赘述。

以下，对本申请中的部分用语进行解释说明，以便于本领域技术人员理解。

1)可编程只读存储器(programmableread-onlymemory，prom)只允许写入一次，所以也被称为"一次可编程只读存储器"(onetimeprogrammablerom，otp-rom)。prom在出厂时，存储的内容全为1，用户可以根据需要将其中的某些单元写入数据0(部分的prom在出厂时数据全为0，则用户可以将其中的部分单元写入1)，以实现对其编程的目的。

下面以具体地实施例对本发明的技术方案以及本申请的技术方案如何解决上述技术问题进行详细说明。下面这几个具体的实施例可以相互结合，对于相同或相似的概念或过程可能在某些实施例中不再赘述。下面将结合附图，对本发明的实施例进行描述。

图1为本发明实施例一提供的p型mosfet构成两个反熔丝电容的结构示意图，如图1所示，包括：n型阱掺杂区域11、p型源掺杂区域12、p型漏掺杂区域13、多晶硅或金属等制作的栅极区域14(本实施例中，对栅极的制作材料不予限定)、氧化介质层15。其中，n型掺杂元素可以为磷等元素；p型掺杂元素可以为硼等元素；氧化介质层15可以为二氧化硅等氧化层绝缘介质，也可为氧化锆hfo2等介质层(本实施例中，对氧化介质层的制作材料不予限定)。

当p型mosfet作为反熔丝电容工作时，p型mosfet的栅极、源极、漏极、基底分别与外部电路连接(将外部电路施加在p型mosfet的栅极、源极、漏极、基底上的电压分别记为v1、v2、v3、v4)，将第一反熔丝电容记为tr1，第二反熔丝电容记为tr2。具体地，控制v1为高电平，若要实现击穿tr1，则控制v3、v4为与v1相同的高电平，同时控制v2为低电位或0电位(目的是为了在p型mosfet栅极产生可以击穿栅极和源极之间的氧化介质层15的电压差)。由于氧化介质层105的击穿电压远远小于pn结击穿电压，在经过一定时间的电压脉冲作用(或者持续电压作用)后，第一反熔丝电容tr1局部被击穿，使得p型mosfet的栅极和源极部分形成导电通路，从而实现一个单元的存储功能。p型mosfet的第二反熔丝电容tr2的编程原理与第一反熔丝电容tr1类似，具体地，控制v1为高电平，若要实现击穿tr2，则控制v2、v4为与v1相同的高电平，同时控制v3为低电位或0电位(目的是为了在p型mosfet栅极产生可以击穿栅极和漏极之间的氧化介质层15的电压差)。

图2为本发明实施例二提供的p型mosfet构成两个反熔丝电容的等效电路示意图，如图2所示，电容c1与电容c3分别对应mosfet源极与栅极所形成的电容、mosfet漏极与栅极所形成的电容，分别相当于第一反熔丝电容tr1和第二反熔丝电容tr2。电容c2为mosfet的衬底与栅极形成的电容。二极管d1与二极管d2分别对应mosfet的源极与衬底形成的等效pn结二极管、mosfet的漏极与衬底形成的等效pn结二极管。

具体地，若对电容c1进行编程，则需要施加相同的高电平v1、v3、v4(以保证电容c2、电容c3不被击穿)，同时施加低电平或零电平v2。在pn结反向击穿电压远远大于栅氧化层击穿电压的前提下，经过一段时间的电压的作用下，电容c1被击穿，同时二极管d1与二极管d2保持完整、未被击穿。此时，等效电路变为图3所示电路，图3为本发明实施例三提供的p型mosfet被编程后的等效电路示意图。如图3所示，由于电容c1被击穿，从而形成等效电阻r1，针对电容c1的编程就完成了。

图4为本发明实施例四提供的存储单元的结构示意图，如图4所示，本实施例中的存储单元包括：选通管21、反熔丝晶体管22，反熔丝晶体管由金属氧化物半导体场效应晶体管mosfet构成；选通管21与反熔丝晶体管的栅极电连接；其中，反熔丝晶体管22的栅极与源极分别构成第一反熔丝电容的两端，反熔丝晶体管的栅极与漏极分别构成第二反熔丝电容的两端。

本实施例中，反熔丝晶体管可以是n型mosfet，也可以是p型mosfet，p型mosfet的具体原理和实现过程参见图1～图3中的描述内容，此处不再赘述。n型mosfet与p型mosfet的具体原理和实现过程类似，唯一区别之处在于在n型mosfet的栅极、源极、漏极、基底上的电压v1、v2、v3、v4的大小设置与p型mosfet存在不同。

在一种可选的实施方式中，通过所述外部电路的电源端向所述第一反熔丝电容的两端施加电压，以局部击穿反熔丝晶体管的栅极与反熔丝晶体管的源极之间的氧化介质层，使得反熔丝晶体管的栅极和源极形成导电通路，完成对第一反熔丝电容的编程。可选地，选通管可以是金属氧化物半导体场效应晶体管mosfet。需要说明的是本实施例不限定选通管的具体类型，选通管也可以选择其他开关器件，其作用是完成对反熔丝晶体管的选择。以mosfet的选通管为例，在选通管的栅极施加电压，使得选通管处于导通状态，当选通管的源极/漏极施加电压时，选通管可以向反熔丝晶体管的栅极施加电压，以使得反熔丝晶体管处于导通状态。

在另一种可选的实施方式中，通过所述外部电路的电源端向所述第二反熔丝电容的两端施加电压，以局部击穿反熔丝晶体管的栅极与反熔丝晶体管的漏极之间的氧化介质层，使得反熔丝晶体管的栅极和漏极形成导电通路，完成对第二反熔丝电容的编程。可选地，选通管可以是金属氧化物半导体场效应晶体管mosfet。以mosfet的选通管为例，在选通管的栅极施加电压，使得选通管处于导通状态，当选通管的源极/漏极施加电压时，选通管可以向反熔丝晶体管的栅极施加电压，以使得反熔丝晶体管处于导通状态。这里所述的外部电路，可以是除选通管21以外的电路，具体可以参看图8以及对应的描述。

本实施例，通过选通管和反熔丝晶体管来构建存储单元，反熔丝晶体管由金属氧化物半导体场效应晶体管mosfet构成；选通管与反熔丝晶体管的栅极电连接；其中，反熔丝晶体管的栅极与源极分别构成第一反熔丝电容的两端，反熔丝晶体管的栅极与漏极分别构成第二反熔丝电容的两端。相较于现有的一个选通管加上一个反熔丝电容的存储单元结构，本实施例中一个mosfet就可以直接构成两个反熔丝电容，使得同样的集成面积上存储器的存储容量大大提升。

图5为本发明实施例五提供的存储单元的操作方法的流程图，如图5所示，本实施例中的方法可以包括：

s101、通过控制反熔丝晶体管的栅极电压、源极电压、漏极电压、基底电压的大小，在反熔丝晶体管的栅极与源极之间形成第一电压差，或者在反熔丝晶体管的栅极与漏极之间形成第二电压差。

本实施例中的存储单元的操作方法可以应用于图4所示的存储单元中，参见图4，可以将反熔丝晶体管的栅极、源极、漏极、基底分别连接外部电源，并将外部电源对反熔丝晶体管的栅极、源极、漏极、基底施加的电压分别记为v1、v2、v3、v4。

s102、若第一电压差大于反熔丝晶体管的栅极与源极之间氧化介质层的击穿电压，完成对反熔丝晶体管的栅极与源极构成的第一反熔丝电容的编程；

若第二电压差大于反熔丝晶体管的栅极与漏极之间氧化介质层的击穿电压，完成对反熔丝晶体管的栅极与漏极构成的第二反熔丝电容的编程。

在一种可选的实施方式中，当反熔丝晶体管为p型mosfet时，控制电压v1、v3、v4为高电压，控制电压v2为低电压或者零电压，以在反熔丝晶体管的栅极与源极之间形成第一电压差。或者，控制v1、v2、v4为高电压，控制电压v3为低电压或者零电压，以在反熔丝晶体管的栅极与源极之间形成第二电压差。

在另一种可选的实施方式中，当反熔丝晶体管为n型mosfet时，控制v1、v3、v4为低电压，控制v2为高电压或者零电压，以在反熔丝晶体管的栅极与源极之间形成第一电压差。或者，控制v1、v2、v4为低电压，控制v3为高电压或者零电压，以在反熔丝晶体管的栅极与源极之间形成第二电压差。

本实施例中，不限定高电平和低电平的具体数值，高电平和低电平是一个相对的量，其目的是在反熔丝晶体管的栅极与源极之间形成电压差。通过控制第一电压差大于反熔丝晶体管的栅极与源极之间氧化介质层的击穿电压，并通过维持一段时长的电压差，使得反熔丝晶体管的栅极与源极之间氧化介质层被局部击穿。当反熔丝晶体管的栅极与源极之间氧化介质层被局部击穿之后，在反熔丝晶体管的栅极与源极之间将会形成导电通路，从而改变了反熔丝晶体管的栅极与源极构成的第一反熔丝电容的状态，达到对第一反熔丝电容编程的效果。

本实施例中，不限定高电平和低电平的具体数值，高电平和低电平是一个相对的量，其目的是在反熔丝晶体管的栅极与漏极之间形成电压差。通过控制第二电压差大于反熔丝晶体管的栅极与漏极之间氧化介质层的击穿电压，并通过维持一段时长的电压差，使得反熔丝晶体管的栅极与漏极之间的氧化介质层被局部击穿。当反熔丝晶体管的栅极与漏极之间的氧化介质层被局部击穿之后，在反熔丝晶体管的栅极与漏极之间将会形成导电通路，从而改变了反熔丝晶体管的栅极与漏极构成的第二反熔丝电容的状态，达到对第二反熔丝电容编程的效果。

本实施例，通过对反熔丝晶体管的栅极、源极、漏极、基底分别施加电压v1、v2、v3、v4；通过控制电压v1、v2、v3、v4的大小，在反熔丝晶体管的栅极与源极之间形成第一电压差，或者在反熔丝晶体管的栅极与漏极之间形成第二电压差；控制第一电压差大于反熔丝晶体管的栅极与源极之间氧化介质层的击穿电压，执行对反熔丝晶体管的栅极与源极构成的第一反熔丝电容的编程操作；控制第二电压差大于反熔丝晶体管的栅极与漏极之间氧化介质层的击穿电压，执行对反熔丝晶体管的栅极与漏极构成的第二反熔丝电容的编程。相较于现有的一个选通管加上一个反熔丝电容的存储单元结构，本实施例中一个mosfet就可以直接构成两个反熔丝电容，使得同样的集成面积上存储器的存储容量大大提升。通过本实施例中的方法可以对mosfet构成的两个反熔丝电容中的任一个或者任两个进行编程操作，编程方式灵活，效率高。

图6为本发明实施例六提供的存储单元的操作方法的流程图，如图6所示，本实施例中的方法可以包括：

s201、通过选通管对反熔丝晶体管的栅极施加栅极电压v1，使得反熔丝晶体管处于导通状态；对反熔丝晶体管的源极、漏极、基底分别施加源极电压v2、漏极电压v3、基底电压v4。

本实施例中，反熔丝晶体管可以为p型mosfet或者n型mosfet，均控制v1为高电压，以使得反熔丝晶体管处于导通状态。

s202、获取到反熔丝晶体管的源极或者漏极的电信号；其中，反熔丝晶体管的源极的电信号对应第一反熔丝电容的编程结果；反熔丝晶体管的漏极的电信号对应第二反熔丝电容的编程结果。

在一种可选的实施方式中，当反熔丝晶体管为p型mosfet时，控制v1为高电压，v2与v4为零电压或相同的低电压，v3不施加电压，获取反熔丝晶体管源极处的电压或电流信号；其中，v1与v2之间的电压差远远小于反熔丝晶体管的氧化层介质击穿电压。或者，控制v1为高电压，v3与v4为零电压或相同低电压，v2不施加电压，获取反熔丝晶体管漏极处的电压或电流信号；其中，v1与v3的之间的电压差远远小于反熔丝晶体管的氧化层介质击穿电压。需要说明的是，第一反熔丝电容、第二反熔丝电容共用外部电路的电源端，因此，无论是写入还是读取过程，均不能并行执行。具体地，需要依次对第一反熔丝电容、第二反熔丝电容进行数据的读取，或者数据的写入操作。

在另一种可选的实施方式中，当反熔丝晶体管为n型mosfet时，控制v1为高电压，v2与v4为零电压或相同的低电压，v3不施加电压，获取反熔丝晶体管源极处的电压或电流信号；获取反熔丝晶体管源极处的电压或电流信号；其中，v1与v2之间的电压差远远小于反熔丝晶体管的氧化层介质击穿电压。或者，控制v1为高电压，v3与v4为零电压或相同低电压，v2不施加电压，获取反熔丝晶体管漏极处的电压或电流信号；其中，v1与v3的之间的电压差远远小于反熔丝晶体管的氧化层介质击穿电压。

本实施例，通过选通管对反熔丝晶体管的栅极施加电压v1；对反熔丝晶体管的源极、漏极、基底分别施加电压v2、v3、v4；通过控制电压v1、v2、v3、v4的大小，获取到反熔丝晶体管的源极或者漏极的电信号；其中，反熔丝晶体管的源极的电信号对应第一反熔丝电容的编程结果；反熔丝晶体管的漏极的电信号对应第二反熔丝电容的编程结果。相较于现有的一个选通管加上一个反熔丝电容的存储单元结构，本实施例中一个mosfet就可以直接构成两个反熔丝电容，使得同样的集成面积上存储器的存储容量大大提升。通过本实施例中的方法可以对mosfet构成的两个反熔丝电容中的状态进行灵活读取，从而方便地获取到存储单元的编程结果。

图7为本发明实施例七提供的存储器件的结构示意图，如图7所示，本实施例中的存储器件可以包括：

存储单元31、控制信号输入电路32；

其中，所示存储单元31可以是至少一个如图4所示的存储单元，当存储单元31的数量为多个时，存储单元31可以设置成一定排布规律的存储单元阵列。控制信号输入电路32用于执行如图5所示的存储单元操作方法。

可选地，图7所示的存储器件还可以包括：存储单元读取电路33，存储单元读取电路33用于执行如图6所示的存储单元操作方法。

本实施例的存储器件可以执行图5、图6所示的方法，其具体实现过程和技术原理参见图5、图6所示方法中的相关描述，此处不再赘述。

具体地，图8为本发明实施例八提供的存储器件的结构示意图，如图8所示，本实施例中的存储器件可以包括：四个存储单元所构成的2行4列存储阵列。其中每个存储单元包括两个反熔丝电容。第一反熔丝晶体管的栅极与选通管t1的漏极连接，选通管t1的栅极连接第一控制信号wl1的输入端，选通管t1的基底接地，选通管t1的栅极连接第三控制信号sl1的输入端。第一反熔丝晶体管的源极连接第一读取端rl1、第一反熔丝晶体管的漏极连接第二读取端rl2，第一反熔丝晶体管的基底连接g1端。第二反熔丝晶体管的栅极与选通管t2的漏极连接，选通管t2的栅极连接第一控制信号wl1的输入端，选通管t2的基底接地，选通管t2的栅极连接第四控制信号sl2的输入端。第二反熔丝晶体管的源极连接第三读取端rl3、第二反熔丝晶体管的漏极连接第四读取端rl4，第二反熔丝晶体管的基底连接g1端。第三反熔丝晶体管的栅极与选通管t3的漏极连接，选通管t3的栅极连接第二控制信号wl2的输入端，选通管t3的基底接地，选通管t3的栅极连接第三控制信号sl1的输入端。第三反熔丝晶体管的源极连接第一读取端rl1、第三反熔丝晶体管的漏极连接第二读取端rl2，第三反熔丝晶体管的基底连接g1端。第四反熔丝晶体管的栅极与选通管t4的漏极连接，选通管t4的栅极连接第二控制信号wl2的输入端，选通管t4的基底接地，选通管t4的栅极连接第四控制信号sl2的输入端。第四反熔丝晶体管的源极连接第三读取端rl3、第四反熔丝晶体管的漏极连接第四读取端rl4，第四反熔丝晶体管的基底连接g1端。第一列选择控制管bl1的源极构成第一读取端rl1、第二列选择控制管bl2的源极构成第二读取端rl2、第三列选择控制管bl3的源极构成第三读取端rl3、第四列选择控制管bl4的源极构成第四读取端rl4。第一列选择控制管bl1的栅极、第二列选择控制管bl2的栅极、第三列选择控制管bl3的栅极、第四列选择控制管bl4的栅极分别连接第一列控制信号端、第二列控制信号端、第三列控制信号端、第四列控制信号端。第一列选择控制管bl1的漏极、第二列选择控制管bl2的漏极、第三列选择控制管bl3的漏极、第四列选择控制管bl4的漏极、第一列选择控制管bl1的基底、第二列选择控制管bl2的基底、第三列选择控制管bl3的基底、第四列选择控制管bl4的基底均接地。

如图8所示，第一控制信号wl1用来控制第一选通管t1与第二选通管t2的开启。当第一选通管t1与第二选通管t2处于开启时，第三控制信号sl1可以通过第一选通管t1向tr1、tr2的栅极施加电压；或者第三控制信号sl1通过第三选通管t3向tr5、tr6的栅极施加电压。第二控制信号wl2用来控制第三选通管t3与第四选通管t4的开启。当第三选通管t3与第四选通管t4处于开启状态时，第四控制信号sl2可以通过第二选通管t2向tr3、tr4的栅极施加电压；或者第四控制信号sl2通过第四选通管t4向tr7、tr8的栅极施加电压。基底控制信号g1用于向反熔丝晶体管的基底提供电压。bl1、bl2、bl3、bl4分别为阵列结构的列选择控制管(可以采用mos管)，rl1、rl2、rl3、rl4分别为各列的读取端。

具体地，以反熔丝电容tr1的存储过程为例进行说明，其他反熔丝电容的操作方法类似，不再赘述。当存储单元阵列结构未被编程时，所有反熔丝晶体管的氧化介质层均保持完好未被击穿。编程时，首先通过第一控制信号wl1和第三控制信号sl1向第一选通管t1施加电压，使得第一选通管t1导通。(若第一选通管t1为nmos器件，则为第一控制信号wl1提供一定正电压使得第一选通管t1导通，同时第三控制信号sl1提供高电压，该高电压作为反熔丝电容tr1的编程电压)；然后使得控制管bl1导通，为反熔丝电容tr1的编程提供电流通路，同时使得基底控制信号g1为与第三控制信号sl1电压相同或相近的电压，从而提高编程率。保持此电压状态一定时间，使得反熔丝电容tr1的氧化介质层被击穿，从而实现对反熔丝电容tr1的编程。

具体地，以反熔丝电容tr1的读取过程为例进行说明，其他反熔丝电容的操作方法类似，不再赘述。首先，通过第一控制信号wl1和第三控制信号sl1向第一选通管t1施加电压，使得第一选通管t1导通。(若第一选通管t1为nmos器件，第一控制信号wl1的电压可与编程时相同或不同，其目的是提供一定正电压使得第一选通管t1导通；同时使得第三控制信号sl1为小于编程电压的正电压，此正电压是为了读取反熔丝电容tr1的击穿或未击穿状态，因此要远远小于击穿电压，使其不会对tr1状态产生影响。)令g1端接地，然后使得控制管bl1导通，为反熔丝电容tr1的编程提供电流通路，在读取端rl1处读取反熔丝电容tr1的状态。(若反熔丝电容tr1已被编程，则在rl1处可读取到高电平，若反熔丝电容tr1未被编程，则rl1处读取到低电平)。

图9为本发明实施例九提供的存储单元的编程设备的结构示意图，如图9所示，本实施例中的存储单元的编程设备40可以包括：处理器41以及存储器42；

存储器42，用于存储程序；

处理器41，用于执行存储器42存储的程序，当程序被执行时，处理器41用于通过图5的存储单元的操作方法对图4的存储单元进行编程。

可选地，存储器42既可以是独立的，也可以跟处理器41集成在一起。

当存储器42是独立于处理器41之外的器件时，存储单元的编程设备40还可以包括：总线43，用于连接存储器42和处理器41。

图10为本发明实施例十提供的存储单元的读取设备的结构示意图，如图10所示，本实施例中的存储单元的读取设备50可以包括：处理器51以及存储器52；

存储器52，用于存储程序；

处理器51，用于执行存储器52存储的程序，当程序被执行时，处理器51用于通过图6的存储单元的操作方法对图4存储单元进行编程结果读取。

可选地，存储器52既可以是独立的，也可以跟处理器51集成在一起。

当存储器52是独立于处理器51之外的器件时，存储单元的读取设备50还可以包括：总线53，用于连接存储器52和处理器51。

本发明实施例还提供一种计算机可读存储介质，包括：指令，当其在计算机上运行时，使得计算机执行图5的存储单元的操作方法对图4存储单元进行编程。

本发明实施例还提供一种计算机可读存储介质，包括：指令，当其在计算机上运行时，使得计算机图6的存储单元的操作方法对图4存储单元进行编程结果读取。

其中，计算机可读介质包括计算机存储介质和通信介质，其中通信介质包括便于从一个地方向另一个地方传送计算机程序的任何介质。存储介质可以是通用或专用计算机能够存取的任何可用介质。一种示例性的存储介质耦合至处理器，从而使处理器能够从该存储介质读取信息，且可向该存储介质写入信息。当然，存储介质也可以是处理器的组成部分。处理器和存储介质可以位于应用专用集成电路(asic)中。另外，该应用专用集成电路可以位于用户设备中。当然，处理器和存储介质也可以作为分立组件存在于通信设备中。

本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其它实施方案。本发明旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由下面的权利要求书指出。

应当理解的是，本公开并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本公开的范围仅由所附的权利要求书来限制。