LED单元、图像显示元件及其制造方法与流程

本发明关于led单元、图像显示元件及其制造方法。

背景技术：

在平面显示器的技术领域中，液晶显示元件从大型到中小型被广泛使用。虽然液晶显示器的液晶显示元件通过用液晶显示元件将背光源光打开/关闭，来调整各像素的亮度，但是由于难以完全地对光进行遮断，导致对比度受到限制。另外，通过彩色滤光片，表现r(red：红)、g(green：绿)、b(blue：蓝)的各颜色，由于无法将r、g、b各彩色滤光片的透光带完全地分离，因此演色性也受到限制。

另一方面，有机el(电致发光)显示器是自体发光元件，且通过配置r、g、b的各单色发光元件，期待可解决上述的液晶显示器的对比度与演色性的问题。实际上，有机el显示器被实用化在智能手机用的小型显示元件。

但是，由于有机el显示器的发光层为有机物，亮度容易随着时间劣化，虽然被使用在产品寿命较短的的智能手机上，但难以适用在长期使用的产品中。另外，在长期使用的情况下，需要用于补偿随着时间劣化的复杂的电路。

作为解决以上这种液晶显示器、有机el电致发光的问题的技术，提出了通过二维阵列状地配置氮化物半导体制的led芯片，从而得到亮度、对比度高、且演色性优异的平面显示器(参照专利文献1及2)。

尤其是二维阵列状地配置led芯片的显示器，与有机el显示器相比，由于发光效率高，且长期可靠度高，因此能够实现即便在室外也易于观看的高亮度的显示器。关于超大型的液晶显示元件，作为数字标牌(digitalsignage)用而开始实用化，也作为可穿戴终端、tv用而进行开发。

上述的这种led芯片被称为微型led芯片，且进行细致化研究，在学术研讨会发表有7μm程度的大小微型led芯片(参照非专利文献1)。

现有技术文献

专利文献

专利文献1：日本特开2009-272591(2009年11月19日公开)。

专利文献2：日本特表2016-503958(2016年2月8日公表)。

非专利文献

非专利文献1：francoisolivier,anisdaami,ludovicdupre,franckhenry,bernardaventurier,francoistemplier,"investigationandimprovementof10μmpixel-pitchgan-basedmicro-ledarrayswithveryhighbrightness",sid2017digest,p353。

技术实现要素：

本发明所要解决的技术问题

然而，由上述的专利文献1、2及非专利文献1所记载的结构、方法，在生产微型led芯片时，存在有下述的各种问题。

首先，上述微型led芯片的群(微型led单元)，需要以显示元件单位进行分割，粘贴于驱动电路基板上并与驱动电路基板电连接，从而能够对各微型led芯片提供电流。连接时，存在有以下问题：虽然只需在每像素仅连接微型led芯片的p型电极、与对应的驱动电路基板上的阳极电极，但如何无追加工序地使得微型led芯片的n型电极连接于驱动电路基板上的阴极电极。非专利文献1未公开这方面。另外，在从单元的分割到向驱动电路基板的粘贴工序中，需要防止缺陷的产生、并以高成品率进行生产的技术。

进一步地，在非专利文献1的结构中，由于n型gan层未就每个像素而分离，因此某像素产生的光，经由连续的n型gan层漏出至相邻像素，而具有产生对比度降低、因混色造成的演色性降低等的问题。

另外，如非专利文献1所示，将微型led芯片变小时，会有外部量子效率(发光能量相对于投入电力的比率)变得非常小的问题。一般尺寸的led，虽然外部量子效率为30％～60％左右，但是当将led芯片的尺寸切割为10μm时，外部量子效率却小于11％，与一般尺寸的led相比，外部量子效率显著降低。使用了微型led芯片的显示器，被期待有高发光效率，而这种外部量子效率低是极为严重的问题。

本发明的一方式，是鉴于上述问题点而成，其目的在于，实现一种通过用简便的方法粘贴于驱动电路基板而能够使n电极及p电极分别与驱动电路基板的阴极电极及阳极电极连接的led单元等。

解决问题的方式

为了解决上述的问题，本发明的一方式的led单元，为以下构造：是在像素区域包括多个包含将n型层、发光层及p型层依序层叠而成的氮化物半导体的led芯片，其设置有：第一配线，以贯穿该n型层及该p型层之间的方式配置在形成于该氮化物半导体的槽的内部，且与该n型层电连接；以及第二配线，包含与该p型层连接的p电极、及与该第一配线连接的n电极；该n电极及该p电极形成于同一表面。

有益效果

根据本发明的一方式的led单元，获得如下效果：通过n电极及p电极形成于同一表面，从而能够通过一次的连接工序而使n电极及p电极同时地与驱动电路基板的阴极电极与阳极电极粘贴。

附图说明

图1是示出本发明的第一实施方式的图像显示元件的结构的剖面示意图。

图2是从光出射侧观看本发明的第一实施方式的led单元时的俯视示意图。

图3是示出上述led单元及上述图像显示元件的制造工序的剖面示意图。

图4是示出上述led单元及上述图像显示元件的制造工序的后续的剖面示意图。

图5是示出上述led单元及上述图像显示元件的制造工序的后续的剖面示意图。

图6是示出上述led单元及上述图像显示元件的制造工序的后续的剖面示意图。

图7是示出本发明的第一实施方式的第一变形例的led芯片的制造工序的剖面示意图。

图8是示出从光出射侧观看本发明的第一实施方式的第二变形例的led单元时的俯视示意图。

图9是示出本发明的第二实施方式的图像显示元件的结构的剖面示意图。

图10是示出本发明的第二实施方式的led单元及图像显示元件的制造工序的剖面示意图。

图11是示出本发明的第三实施方式的图像显示元件的结构的剖面示意图。

图12是示出本发明的第三实施方式的led单元及图像显示元件的制造工序的剖面示意图。

图13是示出上述led单元及上述图像显示元件的制造工序的后续的剖面示意图。

图14是示出本发明的第四实施方式的图像显示元件的结构的剖面示意图。

图15是示出本发明的第四实施方式的led单元及图像显示元件的制造工序的剖面示意图。

图16是示出本发明的第四实施方式的变形例的led单元及图像显示元件的制造工序的剖面示意图。

图17是示出从光出射侧观看本发明的第五实施方式的led单元时的俯视示意图。

图18是示出本发明的第五实施方式的图像显示元件的结构的剖面示意图。

图19是示出本发明的第六实施方式的图像显示元件的结构的剖面示意图。

图20是示出从光出射侧观看本发明的第六实施方式的led单元时的俯视示意图。

图21是示出本发明的第六实施方式的led单元及图像显示元件的制造工序的剖面示意图。

具体实施方式

在以下，列举出由多个微型led芯片(led芯片)100的集合体构成的、将微型led单元(led单元)200作为光源而搭载的图像显示元件300为例子，参照附图对本发明的实施方式进行说明。此外，图像显示元件300在像素区域1具有多个微型led芯片100，具有用于对该微型led芯片100提供电流、使其发光的驱动电路基板50，该微型led芯片100的发出的光，向与驱动电路基板50相反侧出射。虽然可以在光的出射侧具有波长转换层、光扩散层、彩色滤光片等，但是由于与本发明并无直接关系，因此于图中不记载。

[第一实施方式]

如图1所示，图像显示元件300包含构成发光部的微型led单元200、以及对微型led单元200提供电流的驱动电路基板50。微型led单元200包含：像素区域1，其配置有构成像素的多个微型led芯片100；共用连接区域2，其将微型led芯片100的n型层10与驱动电路基板50的阴极电极52连接；以及分割区域3，其用于切断每一个微型led单元200。

于各微型led芯片100，配置有与该p型层12连接的p电极30，并与驱动电路基板50上的阳极电极51连接。微型led芯片100的n型层10通过第一配线21与n电极31连接，n电极31与阴极电极52连接。于驱动电路基板50内部，形成有用于在各像素流过规定的电流的电路，经由上述阳极电极51及上述阴极电极52，能够在每一个微型led芯片100流过规定的电流。

如图2所示，于微型led单元200的中央部阵列状地配置微型led芯片100，在其外周部配置有共用连接区域2。另外，在本实施方式中，n电极31配置于设置在像素区域1与分割区域3之间的共用连接区域2。

另外，在图2中于像素区域1的四方配置有共用连接区域2。另外，n电极31，沿着大致矩形形状的像素区域1的四边配置。这是为了降低在像素区域1内从n电极31向微型led芯片100的因配线的电阻造成的亮度的不均，提升亮度的均匀性，并降低耗电。但是，在第一配线21的配线的电阻足够低的情况下，不一定需要配置在四方，只要在像素区域1的至少一边相邻设置即可。

此外，以精细加工时的接近效果校正等作为目的，虽然会有在实际发光的微型led芯片100的周边配置同形状的不发光的伪芯片(dummychip)的情况，但是在本实施方式省略伪芯片。在附加伪芯片的情况下，被配置于图1、图2的像素区域1与共用连接区域2之间。在伪芯片中，第一配线21与微型led芯片100相同地配置，连接至共用连接区域2。

微型led单元200具备包含有n型层10、发光层11及p型层12的氮化物半导体13。在氮化物半导体13中，将n型层10、发光层11及p型层12依序层叠。于氮化物半导体13上形成有用于将各微型led芯片100分离的像素分离槽(槽)16，像素分离槽16至少贯穿p型层12、发光层11，到达n型层10。像素分离槽16是以贯穿n型层10及p型层12之间的方式形成于氮化物半导体13的槽。像素分离槽16的侧壁，形成有绝缘膜侧壁18，防止因第一配线21造成的n型层10与p型层12的短路。第一配线21配置于像素分离槽16的内部，且呈格子状地配置。第一配线21，在像素分离槽16的底部，与n型层10电连接。

与像素分离槽16相同的共用配线槽16a形成于共用连接区域2，形成于该共用配线槽16a内的第一配线21与n电极31连接。设置有与第一配线21不同的第二配线，第二配线作为与微型led芯片100的p型层12连接的p电极30、与第一配线21连接的n电极31而存在。p电极30与n电极31相对于氮化物半导体13的表面(由p型层12构成的表面)形成为相同高度。换言之，n电极31及p电极30，形成于氮化物半导体13中的与驱动电路基板50的设置有阴极电极52及阳极电极51的表面对向的表面。

因此，通过以简便的方法粘贴于驱动电路基板50，能够将n电极31及p电极30分别与驱动电路基板50的阴极电极52及阳极电极51连接。即，如图1所示，n电极31及p电极30能够通过两者共同的连接方法，与驱动电路基板50连接。

微型led单元200的最外周被单元分离槽16b区划。更具体而言，在微型led单元200的外周，设置有用于将微型led单元200从另一led单元切断开来的分割区域3，且于分割区域3形成有用于将上述led单元与另一led单元分离的单元分离槽16b，于单元分离槽16b的内部不存在有第一配线21。另外，于分割区域3不存在有第一配线21及第二配线。

微型led单元200是将氮化物半导体13形成于生长衬底9上，对微型led芯片100等进行加工，并被分割成单片。单元分离槽16b是为了在将每一个微型led单元200单片化时，防止微型led单元200的端部分裂成不规则的形状，抑制在对驱动电路基板50的粘贴工序、在后续的制造过程中产生缺陷等而形成。单元分离槽16b，与像素分离槽16、共用配线槽16a不同，优选为去除第一配线材20。在残留有第一配线材20的情况下，在对微型led单元200进行分割的工序；与驱动电路基板50粘贴的工序中，会产生第一配线材20飞散，而使粉尘增加，缺陷增大的问题。

接着，参照图3至图6对微型led芯片100的制造工序进行说明。如图3的(a)所示，在将蓝宝石、sic、或si等作为材料而构成的生长衬底9上，通过mocvd装置使gan等的氮化物半导体13生长。首先，使n型层10生长，接着使发光层11、进一步地使p型层12生长。生长衬底9，也可以是表面具有凹凸结构。发光层11包含由ingan层、gan层构成的多量子阱层。虽然n型层10、p型层12分别由复杂的多层结构构成，但是由于与本发明无关，因此不详述。

n型层10的厚度tn，一般为10μm以下，尤其优选为3μm以上且7μm以下。发光层11的厚度tmqw，一般为10nm以上且200nm以下，尤其优选为50nm以上且100nm以下。p型层12的厚度tp，一般为50nm以上且1000nm以下，尤其优选为100nm以上且300nm以下。

由n型层10、发光层11及p型层12构成的氮化物半导体13的生长结束后，形成p接触膜(接触层)15及保护膜14。p接触膜15与p型层12接触而形成。p接触膜15优选为与p型层12的接触阻力低，在与氮化物半导体13的界面的光反射率高的材料。具体而言，优选为ito、izo等的透明导电膜、如al、ag这种金属电极。p接触膜15的膜厚，优选为10nm以上且500nm以下。保护膜14优选为sio2、sin及sion等的绝缘膜，其厚度优选为50nm以上且500nm以下。

接着，如图3的(b)所示，在像素区域1中于微型led芯片100的外周部，形成像素分离槽16。同时于共用连接区域2形成共用配线槽16a，于分割区域3形成单元分离槽16b。这些槽的形成，是通过一般的光刻工序，于像素分离槽16、共用配线槽16a、单元分离槽16b形成具有开口部的抗蚀图案，通过干式蚀刻装置对保护膜14、p接触膜15、p型层12、发光层11及n型层10的一部分进行蚀刻而形成。在该蚀刻时，需要以像素分离槽16、共用配线槽16a的侧壁的倾斜不会过大的方式进行蚀刻。当倾斜大时，之后形成的绝缘膜侧壁18的形成变得困难，并且为了确保规定的槽的深度而槽宽变大，结果微型led芯片100的发光层11的面积减少，导致发光效率降低。若将槽壁侧与氮化物半导体13的表面所形成的角度设为θ，则优选为至少θ>70度，更优选为θ>80度。此外，位于共用连接区域2的共用配线槽16a，至少必须有一个，也可以为多个。另外，共用配线槽16a的槽宽度，优选为与像素分离槽16的槽宽度相同，或比像素分离槽16更大。位于分割区域3的单元分离槽16b，与像素分离槽16、共用配线槽16a相比，宽度较广，其宽度优选为10μm以上且30μm以下。

接着，如图3的(c)所示，沉积绝缘膜17。绝缘膜17优选为也尽可能于槽内部均匀地沉积，更优选为通过cvd法形成。绝缘膜17例如是sio2、sin、sion等的单层膜、或多层层叠膜。整个绝缘膜17的厚度，优选为500nm以上且1000nm以下。

接着，如图3的(d)所示，进行绝缘膜17的回蚀(etchback)，于像素分离槽16、共用配线槽16a以及单元分离槽16b的侧壁形成绝缘膜侧壁18。此时，必须以不在像素分离槽16、共用配线槽16a的底部残留绝缘膜17的方式进行。

接着，如图3的(e)所示，使第一配线材20沉积。第一配线材20例如是在由ta、tan构成的密接阻挡层上，以溅射(sputtering)的方式形成铜晶种层，且于其上由镀铜而形成的铜薄膜构成的多层金属膜。或者，也可以是通过回流溅射法而形成的铝合金，也可以具有由ti、tin构成的密接阻挡层。

接着，如图4的(a)所示，将第一配线材20的表面通过cmp(chemicalmechanicalpolishing：化学机械平坦化)研磨、去除，仅在像素分离槽16、共用配线槽16a、以及单元分离槽16b的内部，残留第一配线材20。由此，形成第一配线21。

接着，如图4的(b)所示，在通过cmp研磨、去除的整个表面形成层间绝缘膜22。层间绝缘膜22，是sio2、sin、sion、siocn等的单层膜、或多层层叠膜。整个层间绝缘膜22的厚度，优选为200nm以上且1000nm以下。

接着，如图4的(c)所示，形成第二配线槽23。第二配线槽23在像素区域1与微型led芯片100的p电极30对应，在共用连接区域2与n电极31对应。优选为在分割区域3中第二配线槽23覆盖整个单元分离槽16b。

接着，如图4的(d)所示，形成通孔24。通孔24在像素区域1经由p接触膜15连接微型led芯片100的p电极30与p型层12，在共用连接区域2连接n电极31与第一配线21。在分割区域3中，通孔24优选为在较第二配线槽23的宽度窄的范围内尽可能宽广。

接着，如图4的(e)所示，使第二配线材25沉积于形成有第二配线槽23及通孔24的整个表面。接着，如图5的(a)所示，通过cmp进行研磨、去除，由此去除表面的第二配线材25，仅在第二配线槽23与通孔24内，留下第二配线材25。由此，在像素电极1形成微型led芯片100的p电极30，在共用连接区域2形成n电极31。在分割区域3中单元分离槽16b内的第一配线材20上，分离槽部第二配线32层叠并残留。

接着，如图5的(b)所示，去除分割区域3的第一配线材20、与分离槽部第二配线32。优选为形成仅露出分割区域3的抗蚀图案，通过湿式蚀刻，而溶解去除第一配线材20及分离槽部第二配线32。由此，在微型led单元200的外周，形成单元分离槽33。

接着，研磨生长衬底9的背面并使其变薄后，对微型led单元200进行分割。研磨后，将表面侧(形成有电极的面)连同生长衬底9一起粘贴于第一保持片34，通过雷射磨砂法，分割为每个微型led单元200。此时，展开第一保持片34，于相邻的微型led单元200间形成空间，微型led单元200彼此不干涉，能够分别独立地拾取(参照图5的(c))。

其后，将微型led单元200向单元保持基板35转印。在此于两次转印后，如图5的(d)示出在电极侧与单元保持基板35接触的构造的情况。该构造中，在向驱动电路基板50的接合时，由于将微型led单元200以一般的焊晶的方式处理，因此会有生产性高的特征。一次转印后，在生长衬底9侧与单元保持基板35接触的情况，在上述接合时，需要以微型led单元200覆晶接合的方式，将微型led单元200上下反转。

接着，如图6的(a)所示，于驱动电路基板50的表面，设置有5040，且接合微型led单元200。在此，连接材40可以是被印刷于驱动电路侧电极(阳极电极51及阴极电极52)上的导电膏，也可以是以金凸块的方式形成直接合金的材料。另外，在图6的(a)，虽然在各驱动电路侧电极上，分割配置连接材40，但也可以整体配置异方性导电膜。

或者，也可以将嵌段共聚物(polystyrene-block-poly(2-vinylpyridine))旋转涂布于驱动电路基板50上，浸渍于na2pdcl4水溶液，于嵌段共聚物内的2-vinylpyridine核选择性地析出pd离子，以等离子处理去除聚合物，由此使数十nm尺寸的pd奈米粒子以100nm至300nm左右的间隔析出，而成为连接材40。该方法具有无需价格高昂的装置且能够在室温连接的优点，而十分首选。在最后，如图6的(b)所示，将生长衬底9通过雷射脱落法进行脱落，完成图像显示元件300。

在本实施方式，于在氮化物半导体13形成的槽的内部设置有第一配线21，第一配线21与氮化物半导体13的n型层连接。在像素区域1，以包围构成各像素的微型led芯片100的方式，格子状地配置第一配线21。另一方面，在与像素区域1的外侧相邻的共用连接区域2，配置至少一根与像素区域1的第一配线21连接的第一配线21。

进一步地，在本实施方式，于氮化物半导体13上设置第二配线，在像素区域1，第二配线经由p接触膜15而与各微型led芯片100的p型层12连接，构成p电极30。另一方面，在共用连接区域2，第二配线构成与第一配线21连接、且与微型led芯片100的n型层10连接的n电极31。通过以上的构造，微型led单元20能够通过一次的连接工序，将p电极30与n电极31同时地分别与驱动电路基板50的阳极电极51和阴极电极52连接。

进一步地，在本实施方式，通过在共用连接区域2的外侧的分割区域3，设置单元分离槽33，来防止分割微型led单元200时会产生的不规则的分割形状，并且防止因粉尘的产生而造成的缺陷的增大。此外，单元分离槽33优选为不与芯片分割槽16、共用连接区域16a连接。这是因为当去除被埋入至单元分离槽33的第一配线材20时，为了不对像素区域1、共用连接区域2的第一配线21赋予不良影响而需要的。如果单元分离槽33与像素分离槽16或共用连接槽16a连接，则在将单元分离槽33内的配线通过湿式蚀刻进行溶解去除时，蚀刻进行至像素分离槽16或共用连接槽16a为止，产生失去所需的配线材等的问题。

在本实施方式中，作为第一配线材20，将使用由铜薄膜构成的多层金属膜的情况、与使用铝合金的情况进行比较。微型led芯片100的发光层11的平面尺寸为7μm方形，像素分离槽宽度为3μm，p型层12的厚度tp＝100nm，发光层11的厚度tmqw＝70nm，n型层10的厚度tn＝6500nm，像素分离槽16的深度d＝4200nm(仅氮化物半导体13)，绝缘膜侧壁18的平均厚度为500nm。

在使用由铜薄膜构成的多层金属膜作为第一配线材20的情况下，一个微型led芯片100的外部量子效率为11％。另一方面，在使用铝合金作为第一配线材20的情况下，外部量子效率提升至13％。这被认为是，由于在发光层11产生的光的在像素分离槽16侧壁的反射率提升，而光取出的效率提升之故。因此，在氮化物半导体13所发出的从蓝紫色至绿色的波长带域，将如铝或银般的氮化物半导体/金属界面的反射率高的材料作为第一配线材20，在提升微型led单元200的发光效率上是有利的。

＜第一实施方式的第一变形例＞

于图7示出本变形例的制造工序。与第一实施方式的不同点在于，在第二配线的形成不使用镶嵌法，而是在配线材沉积后经由光刻法，使用进行图案加工的方法。

至图4的(b)[如图7的(a)所示]的层间绝缘膜22沉积的工序，与图3及图4相同。其后，如图7的(b)所示，通孔24a开口。在像素区域1，通孔24a到达各微型led芯片100的p接触膜15。在共用接触区域2，到达第一配线21。在分割区域3，到达埋入单元分离槽16b的第一配线21，且通孔24a的宽度，优选为在窄于第一配线21的宽度的范围内，尽可能地宽广。

接着，如图7的(c)所示，埋入通孔24a，沉积第二配线材25a，对电极图案进行加工。在像素区域1形成各微型led芯片100的p电极30a，在共用连接区域2形成n电极31a。在分割区域3形成分离槽部第二配线32a。第二配线材25a，例如可以为钨膜和阻挡膜的组合，也可以将通孔24a暂时以钨埋入，在其上沉积铝合金薄膜，通过干式蚀刻进行加工，也可以利用脱落法而以金是的材料形成第二配线。

接着，如图7的(d)所示，去除分割区域3的第一配线材20a与分离槽部第二配线32a。优选为：形成仅露出分割区域3的抗蚀图案，通过湿式蚀刻将第一配线材20a及分离槽部第二配线32a溶解去除。由此，在微型led单元200的外周，形成单元分离槽33a。后续的工序，与图5的(c)以后相同。

在本变形例中，与上述第一实施方式相同，微型led单元200a，通过一次的连接工序，能够将p电极30及n电极31同时地分别连接于驱动电路基板50的阳极电极51及阴极电极52。另外，在共用连接区域2的外侧的分割区域3，通过设置单元分离槽33a，能够防止在对微型led单元200a进行分割时产生的不规则的分割形状，并且防止因粉尘的产生造成的缺陷的增大。进一步地，本变形例的微型led芯片100a的光输出与微型led芯片100并无不同。本制造工序的优点在于以下方面，即，作为第二配线，无需使用在led芯片生产中不普及的镶嵌法，而通过使用在一般的led芯片生产被使用的制造装置，能够削减设备投资。

＜第一实施方式的第二变形例＞

本变形例，除了共用连接区域2的布局(layout)不同以外，与第一实施方式相同。像素区域1、分割区域3，基本上无改变。如图8所示，在图2的微型led单元200中，第一配线21内，与外周平行地配置的配线被削除，且连接n电极31b与第一配线21b的通孔24b配置于从像素区域1向共用连接区域2b延伸来的第一配线21b上。

相同的配置，也能够适用于在像素区域1的周围配置伪芯片的情况，能够将伪芯片本身或其一部分，作为共用连接区域2b而使用。此外，从像素区域1向共用连接区域2b延伸来的第一配线21b，由于均未连接至分割区域3，因此当去除单元分离槽16b的第一配线21b及分离槽部第二配线32时，不会对像素区域1的第一配线21b赋予不良影响。

这种的布局，具有与第一实施方式相同的效果。进一步地，具有缩小共用连接区域2b的面积的效果，且存在有能缩小微型led单元(led单元)200b的面积，降低成本的优点。

[第二实施方式]

在第一实施方式，虽然像素分离槽16延伸至n型层10的一部分，但是在本实施方式，在像素分离槽16c延伸至生长衬底9的表面[微型led芯片(led芯片)100c的光出射面]的方面不同。在以下，参照图9及图10，并与第一实施方式进行比较，对本实施方式进行说明。

如图9所示，像素分离槽16c到达至氮化物半导体13的端部，且第一配线21c到达至微型led芯片100c的光出射面。另外，在分割区域3中的、氮化物半导体13的端部与单元分离槽33c一致，在实施方式1观察到的悬垂形状消失。在本结构，由于各微型led芯片100c被以第一配线21c完全覆盖，因此能够几乎没有光向相邻的微型led芯片泄漏的情况。此具有如下的大优点：作为像素显示元件300c，能够防止混色的问题、对比度的降低。另外，在微型led单元(led单元)200c的端部的悬垂形状消失，从而在单元分割、单元粘贴、生长衬底脱落等的工序中，存在有能够抑制粉尘的产生的优点。

参照图10对本实施方式的制造工序进行说明。到图3的(d)为止的工序，与第一实施方式相同。在图3的(d)[于图10的(a)所示]之后，如图10的(b)所示，到达生长衬底9的表面为止，再次对氮化物半导体13进行蚀刻。接着，如图10的(c)及图10的(d)所示，与图3至图6相同，通过对第一配线材20进行沉积、cmp研磨，形成第一配线21c。后续的工序与图4的(b)以后相同。

在与图5的(b)对应的、分离槽部第二配线32去除后，由于图10的(d)的单元分离槽33c到达生长衬底9为止，因此在单元分割中，无需分割氮化物半导体13，而抑制粉尘的产生。与驱动电路基板50的粘贴，与第一实施方式相同。此外，在本实施方式，第一配线21c与微型led芯片100c的n型层10，在通过图10的(b)的追加蚀刻而形成的追加槽19的侧壁部中电连接。

如以上，在本实施方式中，也与上述第一实施方式相同，微型led单元200c，通过一次的连接工序，能够将p电极30与n电极31同时地分别与驱动电路基板50的阳极电极51和阴极电极52连接。另外，通过在共用连接区域2的外侧的分割区域3设置单元分离槽33c，能够防止在对微型led单元200b进行分割时所产生的不规则的分割形状，并且防止因粉尘的产生造成的缺陷的增大。进一步地，在本实施方式，通过增加氮化物半导体的蚀刻工序至第一实施方式的这种单纯的改变，存在有如下的优点：能够谋求图像显示元件300c的性能提升，并且抑制缺陷的产生，提升产率。

[第三实施方式]

在本实施方式，在微型led芯片(led芯片)100d的氮化物半导体层13于发光层11的附近具有倾斜部27的这方面，与第二实施方式不同。其他的方面与第二实施方式并无太大不同。

如图11所示，在像素区域1中，第一配线21d仅形成在像素分离槽16的底部附近，在发光层11附近，由倾斜部27覆盖微型led芯片100d的氮化物半导体13的侧面。换言之，沿着发光层11的周边中的微型led芯片100d的光出射方向的侧面，相对于沿着发光层11的延伸方向的平面而倾斜(倾斜部27)。

此形态的优点在于：通过倾斜部27，将从发光层11在图中相对于纸面往水平方向发出的光以倾斜部27往上方反射，而大幅改善光取出效率。为了将该效果最大化，倾斜部27优选为形成于微型led芯片100d的全部的侧面。如图11所示，除了与像素区域1的边界的像素分离槽16以外，在共用连接区域2，不一定需要倾斜部27。与共用连接区域2相同地在分割区域3中，也不一定需要倾斜部27。

倾斜部27最佳为相对于发光层11所形成的平面呈大致45度倾斜，若考虑制造偏差，优选为从30度至60度以内，更优选为从35度至55度。倾斜部27的大小越大越好。此是由于倾斜部27的大小越大，微型led芯片100d的光取出效率越提升之故。但是，由于无需残留第一配线21d，因此无需将倾斜部27延伸至像素分离槽16d的底部。另外，由于需要在像素区域1中，p电极30d以固定的面积与p型层12连接，因此倾斜部27的大小被限制。

接着，使用图12，对本实施方式的制造工序进行说明。至图10的(c)[图12的(a)所示]中的第一配线材20的cmp为止的工序，与第二实施方式相同。其后，如图12的(b)所示，对像素区域1的第一配线材20的上部进行蚀刻(第一配线凹陷蚀刻)，于像素分离槽16的下部残留第一配线材20，其上部使绝缘膜侧壁18露出。除了与像素区域1的边界的像素分离槽16之外，不进行共用连接区域2内的共用配线槽16a、单元分离槽16b内的第一配线21d的蚀刻。例如，本工序能够通过在包含像素分离槽16的像素区域1形成具有开口部的抗蚀图案，且进行蚀刻，而形成这种结构。

接着，如图12的(c)所示，沉积覆盖膜26。此时，在图12的(b)中露出的像素分离槽16的上部埋入有覆盖膜26。覆盖膜26是绝缘膜，例如sio2、sin、sion、siocn等的cvd膜适合。

接着，如图12的(d)所示，通过将已对第一配线21d进行凹陷蚀刻的像素分离槽16的部分进行锥形蚀刻，而形成倾斜部27。锥形蚀刻可通过以下来实现：于像素分离槽16具有开口部，于覆盖微型led芯片100d的p型层12的抗蚀图案设置倾斜，对覆盖膜26、氮化物半导体13进行蚀刻的同时，通过消耗抗蚀图案，而使图案端移位。

此外，上述抗蚀图案在共用连接区域2内的共用配线槽16a、分割区域3内的单元分离槽16b的部分不具有开口部，在这些部分残留覆盖膜图案26a。此外，优选为在形成有倾斜部27的时点，在像素分离槽16内的第一配线21d的上部残存有覆盖膜26的一部分。在第一配线21d以铜是材料构成的情况下，如果第一配线21d露出，则会担心铜被锥形蚀刻时的电浆溅射，cu附着于氮化物半导体13的倾斜部27表面，产生金属污染，而发光效率降低。为了避免这种因第一配线21d的构成材料造成的对氮化物半导体13的不良影响，需要残留覆盖膜26。

接着，如图12的(e)所示，在形成有倾斜部27的表面整体堆层叠间绝缘膜22d，使表面平坦化。进一步地，如图13的(a)所示，与第二实施方式相同地形成第二配线，于微型led芯片100d上形成p电极30d，于共用连接区域2形成n电极31d，于分割区域3形成分离槽部第二配线32d。

接着，如图13的(b)所示，对分割区域3的第一配线21d及分离槽部第二配线32d进行蚀刻去除，使单元分离槽33d开口。后续的工序与图5的(c)的后续相同，如图13的(c)，于驱动电路基板50上连接微型led单元200d，形成图像显示元件300d。

在本实施方式中，也与上述第一实施方式相同，微型led单元200d，通过一次的连接工序，能够将p电极30d与n电极31d同时地分别与驱动电路基板50的阳极电极51和阴极电极52连接。另外，通过在共用连接区域2的外侧的分割区域3设置单元分离槽33d，能够防止在对微型led单元200d进行分割时产生的不规则的分割形状，并且防止因粉尘的产生造成的缺陷的增大。进一步地，在本结构，微型led芯片100d的发光效率大幅地提升。在无倾斜部27的情况下，微led芯片100的发光层11的平面尺寸为7μm方形，像素分离槽宽度为3μm，p型层12的厚度tp＝100nm，发光层11的厚度tmqw＝70nm，n型层10的厚度tn＝6500nm，像素分离槽16的深度d＝4200nm(仅氮化物半导体13)，绝缘膜侧壁18的平均厚度为500nm。

在以铜是构成第一配线21的情况下，一个微led芯片100的外部量子效率为11％。另一方面，作为倾斜部27，将相对于发光层11所形成的平面倾斜45度、且从较发光层11更靠n型层10侧的深度dn＝1500nm处延伸至p型层12表面为止的斜面，设置于四边的情况下，相对于不具有倾斜部27的结构，在相同电流中，获得210％的光出射力。即，外部量子效率为23％。

作为该光出射力显著增加的主要原因，推测为以下的方面所贡献。首先，第一，通过设置大的倾斜部27，且以厚的透明的材料覆盖，而从发光层11向水平方向与其周边出射的光，向上方全反射。该反射光以大致入射角0度往n型层10的表面入射，且往外部射出。若无倾斜部27，这种光则往水平方向射出，而被周边的金属层等吸收、或在氮化物半导体层13中重复全反射，无法往外部射出。

相对于此，在本构造，由于以全反射往上方进行反射，因此几乎没有光的损耗，另外，由于在入射角0度附近往n型层10表面入射，因此透光率也高，取出效率非常高。此外，与无倾斜部27的情况相比，虽然第一配线21d的厚度显著减少，成为3.8μm左右，但是不会产生太大的问题。

[第四实施方式]

在本实施方式，虽然在通过在氮化物半导体层13设置倾斜部(倾斜)27e而提升光输出的方面与第三实施方式相同，但是作为结构是与第一、二实施方式接近，制造工序也单纯。

如图14所示，与第三实施方式相同的倾斜部27e设置于氮化物半导体层13。与第三实施方式的不同在于，第一配线21e与第一实施方式、第二实施方式相同地到达p型层12表面为止的这方面。此外，在本实施方式，虽然像素分离槽16e、共用配线槽16a、及单元分离槽33与第一实施方式相同地未贯穿n型层10，但是也可以与第二实施方式相同地贯穿n型层10。在本实施方式，优点在于，不减少第一配线21e的厚度，且阻力不上升。另外，作为制造工序，优点在于，由于在形成第一配线21e之前形成倾斜部27e，因此对氮化物半导体13的来自第一配线材料的污染的风险低。

参照图15对本实施方式的制造方法进行说明。首先，如图15的(a)般在形成了氮化物半导体13、p接触膜15、保护膜14之后，如图15的(b)所示，在像素分离槽16e的形成预定位置形成倾斜部27e。在使用抗蚀图案，进行锥形蚀刻的方面，是与在第三实施方式描述的方法相同。此外，无需在共用配线槽16a与单元分离槽16b的形成预定位置，设置倾斜部27e。虽然也可以形成，但是在本说明，是对无设置的情况进行说明。

接着，如图15的(c)所示，沉积绝缘膜，使用cmp等的技术，使表面平坦化，形成埋入膜28。作为埋入膜28的材料，优选为sio2、sion、sin、siocn等的相对于微型led芯片100d发出的光为透明的绝缘膜。优选为相对于上述光，折射率尽可能地小，最佳为sio2。

接着，如图15的(d)所示，同时形成像素分离槽16e、共用配线槽16a、单元分离槽16b。此方面，与图3的(b)类似。后续的工序与图3的(c)以后相同。于图15的(e)示出绝缘膜侧壁18e形成后的状态，于图15的(f)示出第一配线21e及第二配线的p电极30、n电极31、分离槽部第二配线32e形成后的状态。粘贴于驱动电路基板50后的图像显示元件300e，如于图14所示。

在本实施方式中，也与上述第一实施方式相同，微型led单元200e，能够通过一次的连接工序，将p电极30与n电极31同时地分别与驱动电路基板50的阳极电极51和阴极电极52连接。另外，通过在共用连接区域2的外侧的分割区域3，设置单元分离槽33，能够防止在分割微型led单元200e时所产生的不规则的分割形状，并且防止因粉尘的产生而造成的缺陷的增大。进一步地，本实施方式的光输出特性，与第三实施方式相同地提升至两倍以上。

＜第四实施方式的变形例＞

本变形例，是将上述实施方式的制造工序简略化。至图15的(d)[图16的(a)所示]为止的工序，与图15相同。其后，在本变形例，如图16的(b)所示，不形成绝缘膜侧壁18e，直接形成第一配线21f。氮化物半导体13的发光层11附近的侧面，成为倾斜部(倾斜)27f，且被埋入膜28f覆盖，由于以绝缘膜覆盖，因此若从电气特性而言，不一定需要追加形成绝缘膜侧壁。后续只要与其他实施方式相同地进行工序即可，且可使工序最终进行至图像显示元件300f为止。本变形例，具有以下优点：能够省略形成绝缘膜侧壁的工序，且缩短制造工序，也能够削减制造设备。

在本变形例中，也与上述第一实施方式相同地，微型led单元200f能够通过一次的连接工序，将p电极30与n电极31同时地分别与驱动电路基板50的阳极电极51和阴极电极52连接。另外，通过在共用连接区域2的外侧的分割区域3，设置单元分离槽33，能够防止在分割微型led单元200f时所产生的不规则的分割形状，并且防止因粉尘的产生而造成的缺陷的增大。

进一步地，在本变形例的结构、制造方法中，虽然也获得光输出的提升，但与第四实施方式相比，输出低了10％左右。其原因在于，由于n型层10的侧壁的相当大的部分，直接与第一配线21f连接，因此在该氮化物半导体/金属界面的反射率降低。如此，本变形例，虽然在光输出不及第四实施方式，但是若与不具有倾斜部的结构相比的话，具备光输出强、且制造较第四实施方式简便的优点。

[第五实施方式]

本实施方式在将共用连接区域2g分散配置于像素区域1内的方面，与第一实施方式不同。其他的方面，也包含制造工序，是与第一实施方式相同。共用连接区域2g的像素区域1内分散配置，也可以与第二至第四实施方式组合。另外，除了上述的分散配置之外，也可以如第一实施方式般将共用连接区域加至像素区域1的外周。

如图17所示，共用连接区域2g被多个微型led芯片100g包围，分散配置于像素区域1内部。另外，在本实施方式，n电极31g配置于设置在像素区域1的内部的共用连接区域2g。在该例，在每个两行两列的微型led芯片100g，设置一个共用连接区域2g。因此，成为每四个微型led芯片100g共有一个n电极31g。

于图18示出将本实施方式的微型led单元200g与驱动电路基板50g粘贴后的图像显示元件300g的剖面示意图。图18示出图17所示的x-x部分的剖面。虽然像素分离槽16g在共用连接区域2g的部分，宽度变大，但其他方面则与第一实施方式相同。

微型led芯片100g的平面形状，与共用连接区域2g相接的部分凹陷，从图2的方形改变为图17的五边形。另外，为了配置n电极31g，将p电极30g以远离共用连接区域2g的方式配置。通孔24g在像素区域1内增加n电极31g连接用的孔，在像素区域1外则无需。此外，第一配线21g，由于均未连接至分割区域3，因此当去除单元分离槽16b的第一配线21g及分离槽部第二配线32时，不会对像素区域1的第一配线21g赋予不良影响。

驱动电路基板50g，虽然阴极电极52g的配置位置有大的差异，阳极电极51g的配置位置也有若干差异，但电路上无改变。在本实施方式，由于无需在像素区域1的周围设置共用连接区域，因此具有以下优点：能够缩小微型led单元200g的面积，并降低成本。

在本实施方式中，也与第一实施方式相同，微型led单元200g，能够通过一次的连接工序，将p电极30与n电极31同时地分别与驱动电路基板50g的阳极电极51g和阴极电极52g连接。另外，通过在像素区域1的外侧的分割区域3，设置单元分离槽16b，能够防止在对微型led单元200g进行分割时所产生的不规则的分割形状，并且防止因粉尘的产生而造成的缺陷的增大。进一步地，能够缩小微型led单元200g的面积，并降低成本。

[第六实施方式]

至此为止的实施方式中，在像素区域1内的第一配线21就每个微型led芯片而配置。即，于微型led芯片的全外周配置第一配线。但是，在本实施方式，就每多个微型led芯片配置第一配线。在以下参照图19至图21并与第四实施方式比较而进行说明。在此，虽然示出就每二维数组的上下方向、与左右方向共两个的微型led芯片而配置第一配线的构造为例子，但也可以就每更多的微型led芯片配置第一配线。另外，也可以在二维数组的上下方向与左右方向改变第一配线的配置间距(第一配线所夹的微型led芯片的数量)。

于图19示出将本实施方式中的微型led单元200h配置于驱动电路基板50上的图像显示元件300h的剖面图。也在本实施方式中，于氮化物半导体13设置与第四实施方式相同的倾斜部。与第四实施方式的不同在于，第一配线21h就每两个微型led芯片100h而设置。在设置有第一配线21h的位置，设置倾斜部a27ha，在未设置第一配线21h的位置，设置倾斜部b27hb。倾斜部a27ha的水平方向的宽度(换言之，夹着倾斜部a27ha的微型led芯片100h之间的距离)wa为了被设置像素分离槽16h而宽于倾斜部b27hb的宽度wb(换言之，夹着倾斜部b27hb的微型led芯片100h之间的距离)。换言之，倾斜部b27hb能够较倾斜部a27ha将水平方向的宽度设窄。其结果，除了第四实施方式的光输出特性的提升的特征之外，通过使微型led芯片100h的发光层11的面积较第四实施方式广而本实施方式的微型led芯片100h通过将发光层11的面积变大，而具有以下优点：能够使每单位面积的电流密度下降，能够使发光效率更提升。在本实施方式中，微型led芯片100h与第一配线21h以两边相接，且与第一配线21不相接的边配置有以埋入膜28h埋入的倾斜部b27hb。在这些以外的方面，微型led单元200h与第四实施方式无差异，驱动电路基板50也与第四实施方式无差异。

于图20示出从光出射侧观看本发明的第六实施方式的led单元时的俯视示意图。第一配线21h按每二维数组的上下方向、与左右方向共两个的微型led芯片100h而设置，成为第一配线21h包围四个微型led芯片100h的周围的形态。虽然在图20示出像素区域1的端部未配置第一配线21h的构造，但是也可以是在像素区域1的端部配置第一配线21h的构造。由于p电极30h在氮化物半导体13上以等间隔呈格子状地配置，因此被第一配线21h包围的四个微型led芯片100h的p电极30h配置在由第一配线21h形成的正方形的接近角的附近。

与第三实施方式相同，在微型led芯片100h以10μm间隔配置，像素分离槽16h的宽度为3μm，从倾斜部的发光层11向n型层10侧的深度dn为1.5μm，且倾斜角度成为45度的情况下，在第三实施方式中，发光层11的平均面积为约4μm×4μm＝16μm2。但是，在本实施方式，由于在微型led芯片100h的单侧没有槽，因此能够将发光层11的面积单侧增加1.5μm。因此，此情况下的发光层11的面积为5.5μm×5.5μm＝30μm2，发光层11的面积成为1.89倍。因此，若驱动电流相同，则流过发光层的电密度成为约1.89分之一。通常，氮化物半导体led，由于当电密度增加时，发光效率降低(此现象被称为下垂(droop)效应)，因此这种通过降低电密度，而能够期待发光效率的提升。

参照图21对本发明的制造方法进行说明。首先，如图3的(a)般在形成氮化物半导体13、p接触膜15、保护膜14之后，如图21的(a)所示，在微型led芯片100h的端部交互形成倾斜部a27ha及倾斜部b27hb。在使用抗蚀图案而进行锥形蚀刻的方面，与在第三实施方式论述的方法相同。

接着，如图21的(b)所示沉积绝缘膜17、使用cmp等的技术，使表面平坦化，形成埋入膜28h。作为埋入膜28h的材料，优选为sio2、sion、sin、siocn等的形成相对于微型led芯片100h发出的光为透明的绝缘膜的材料。另外，优选为，相对于微型led芯片100h发出的光，折射率尽可能地小，最佳为sio2。

接着，如图21的(c)所示，同时形成像素分离槽16h、共用配线槽16a、单元分离槽16b。(像素分离槽16h，虽然严格而言并非分离各像素，但为了配合其他形态的用语，就直接使用。)该方面与图3的(b)相同。除了像素分离槽16h仅形成于倾斜部a27ha，未形成于倾斜部b27hb的方面以外，与第四实施方式相同。后续的工序与图15的(d)以后相同。因此，如图21的(d)所示，形成绝缘膜侧壁18h后，如图21的(e)所示，形成第一配线21h及第二配线的p电极30h、n电极31h、分离槽部第二配线32h。粘贴于驱动电路基板50后的图像显示元件300h如图19所示。

在本实施方式中，也与前述第一实施方式相同，微型led单元200h，能够通过一次的连接工序，将p电极30h与n电极31h同时地分别与驱动电路基板50的阳极电极51和阴极电极连接。另外，通过在共用连接区域2的外侧的分割区域3，设置单元分割槽33，能够防止在分割微型led单元200h时所产生的不规则的分割形状，并且防止因粉尘的产生而造成的缺陷的增大。进一步地，本实施方式的光输出特性，与第四实施方式相比，可见8％的提升。这是因为，由发光层11的面积变广而电流密度下降，下垂效应变弱的原因。

[总结]

本发明的方式一是在像素区域包括多个包含将n型层、发光层及p型层依序层叠的氮化物半导体led单元，所述led单元的特征在于，设置有第一配线和第二配线，所述第一配线以贯穿所述n型层及所述p型层之间的方式配置在形成于所述氮化物半导体的槽的内部，且与所述n型层电连接；所述第二配线包含与所述p型层连接的p电极、以及与所述第一配线连接的n电极；所述n电极及所述p电极形成于同一表面。

根据上述的构造，n电极及p电极形成于同一表面。因此，能够通过一次的连接工序将n电极及p电极与驱动电路基板的阴极电极及阳极电极粘贴。

本发明的方式二的led单元，优选为在上述方式一中，在所述led单元的外周，设置有用于将所述led单元从另一led单元切断的分割区域；在所述分割区域，形成有用于将所述led单元与另一led单元分离的单元分离槽；在所述单元分离槽的内部不存在有所述第一配线。

根据上述的构造，由于在分割区域形成单元分离槽，因此当将每一个led单元单片化时，能够防止led单元的端部被分割成不规则的形状，且抑制在向驱动电路基板的粘贴工序、后续的制造过程中的缺陷产生等。另外，根据上述的构造，由于在单元分离槽的内部不存在所述第一配线，因此在对led单元进行分割的工序；与驱动电路基板粘贴的工序中，能够抑制因第一配线材飞散而粉尘增加、缺陷增大。

本发明的方式三的led单元，优选为在上述方式二中，在所述分割区域不存在有所述第一配线及第二配线。根据上述的构造，由于在分割区域不存在第一配线及第二配线，因此能够防止在对led单元进行分割时所产生的因粉尘的产生而造成的缺陷增大。

本发明的方式四的led单元，也可以是在上述方式二或三中，所述n电极被配置于设置在所述像素区域与所述分割区域之间的共用连接区域。

本发明的方式五的led单元，也可以是在上述方式四中，所述n电极沿着大致矩形状的所述像素区域的四边而配置。根据上述的构造，能够降低在像素区域内的因从n电极向led芯片的配线的阻力造成的亮度不均，提升亮度的均匀性，降低耗电。

本发明的方式六的led单元，也可以是在上述方式一至三的任一者中，所述n电极被配置于设置在所述像素区域的内部的共用连接区域。根据上述的构造，由于在像素区域的周围，无需设置共用连接区域，因此能够缩小led单元的面积，降低成本。

本发明的方式七的led单元，也可以是在上述方式一至六的任一方式中，所述第一配线到达至所述led芯片的光出射面为止。根据上述的构造，由于led芯片被第一配线完全地覆盖，因此能够几乎无光向相邻的led泄漏。由此，能够解决混色的问题，抑制对比度的降低。

本发明的方式八的led单元，优选为在上述方式一至七的任一者中，沿着所述发光层的周边的所述led芯片的光出射方向的侧面，相对于沿着所述发光层的延伸方向的平面，以30度至60度的范围倾斜。根据上述的构造，将与光出射面平行地从发光层发出的光，通过倾斜而往光出射方向进行反射，而大幅改善光取出效率。

本发明的方式九的led单元，优选为在上述方式一至八的任一者中，所述第一配线包含铝或银。根据上述的构造，能够提升led单元的发光效率。

本发明的方式十的led单元，优选为在上述方式一至九的任一者中，与所述p型层相接而形成有接触层；所述接触层包含透明导电膜、铝或银。根据上述的构造，能够降低接触层的与p型层的接触阻力，提升在与氮化物半导体的界面的光反射率。

本发明的方式十一的led单元，优选为以包围多个所述led芯片的方式配置所述第一配线。根据上述的构造，通过使led单元的发光层的面积变广，能够提升发光效率。

本发明的方式十二的led单元，优选为所述n电极及所述p电极形成于与所述氮化物半导体中的设置有驱动电路基板的阴极电极及阳极电极的表面对向的表面。根据上述的构造，通过以简便的方式粘贴于驱动电路基板，因此能够将n电极及p电极分别与驱动电路基板的阴极电极及阳极电极连接。

本发明的方式十三的图像显示元件，优选为在上述方式一至十二的任一者的led单元层叠于所述驱动电路基板上。根据上述的构造，能够获得与上述方式一相同的效果。

本发明的方式十四的led单元的制造方法，优选为在上述方式一至十一的任一者的led单元的制造方法，其特征在于，包括以下工序：于生长衬底上将由所述氮化物半导体构成的所述n型层、所述发光层、以及所述p型层依序沉积的工序；对所述氮化物半导体进行蚀刻，形成所述槽的工序；于所述槽的内部，形成所述第一配线的工序；于所述氮化物半导体的表面，形成所述第二配线的工序；对包围所述led单元的外周的单元分离槽的所述第一配线及所述第二配线进行去除的工序。根据上述的构造，能够防止在对led单元进行分割时所产生的因粉尘的产生造成的缺陷的增大。

本发明的方式十五的图像显示元件的制造方法，优选为上述方式十三的图像显示元件的制造方法，其特征在于，包括以下工序：于生长衬底上将由所述氮化物半导体构成的所述n型层、所述发光层、以及所述p型层依序沉积的工序；对所述氮化物半导体进行蚀刻，形成所述槽的工序；于所述槽的内部，形成所述第一配线的工序；于所述氮化物半导体的表面，形成所述第二配线的工序；对包围所述led单元的外周的单元分离槽的所述第一配线及所述第二配线进行去除的工序；将所述led单元彼此分割的工序；将所述被分割的所述led单元粘贴于所述驱动电路基板上的工序；对所述生长衬底进行脱落的工序。

根据上述的构造，由于以包围led单元的外周的方式形成单元分离槽，因此当将每一个led单元单片化时，能够防止led单元的端部被分割成不规则的形状，且抑制在向驱动电路基板的粘贴工序、后续的制造过程中的缺陷产生等。另外，根据上述的构造，能够防止在对led单元进行分割时所产生的因粉尘的产生造成的缺陷的增大。

本发明的方式十六的图像显示元件的制造方法，也可以是上述方式十三的图像显示元件的制造方法，其特征在于，包括以下工序：于生长衬底上将由所述氮化物半导体构成的所述n型层、所述发光层、以及所述p型层依序沉积的工序；对所述氮化物半导体进行蚀刻，形成所述槽的工序；于所述槽的内部，形成所述第一配线的工序；于所述氮化物半导体的表面，形成所述第二配线的工序；对包围所述led单元的外周的单元分离槽的所述第一配线及所述第二配线进行去除的工序；将所述led单元彼此分割的工序；将所述已分割的所述led单元粘贴于所述驱动电路基板上的工序；以及对所述生长衬底进行脱落的工序；将所述各工序以上述顺序进行实施。根据上述的构造，能够获得与上述方式十四相同的效果。

本发明并非限定于上述的各实施方式，可以在权利要求范围表示的范围内进行各种的改变，且关于将不同实施方式中分别公开的技术性手段适宜组合而获得的实施方式也包含于本发明的技术性范围。进一步地，能够通过将各实施方式所分别公开的技术性手段进行组合，形成新的技术性特征。另外，本发明在例如投影机(projector)、抬头显示器(headupdisplay)、头戴式显示器或可穿戴式终端等是有用的。

附图标记说明

1像素区域

2共用连接区域

3分割区域

9生长衬底

10n型层

11发光层

12p型层

13氮化物半导体

15p接触膜(接触层)

16像素分离槽(槽)

16b单元分离槽

21、21b～21g第一配线

27、27d倾斜部(倾斜)

30、30a、30d、30g、30hp电极

31、31a、31b、31d、31g、31hn电极

33、33a、33c、33d单元分离槽

50、50g驱动电路基板

51、51g阳极电极

52、52g阴极电极

100、100a～100h微型led芯片(led芯片)

200、200a～200h微型led单元(led单元)

300、300c～300h图像显示元件