半导体装置的制作方法

对关联申请的相互参照

本申请基于2017年11月16日申请的日本专利申请第2017－221142号，这里通过参照而引入其记载内容。

本发明涉及在共通的半导体衬底形成有具有绝缘栅构造的绝缘栅双极型晶体管(以下称作igbt)元件和续流二极管(以下称作fwd)元件的半导体装置。

背景技术：

以往，作为在变换器(inverter)等中使用的开关元件，例如，提出了在共通的半导体衬底形成有具有igbt元件的igbt区域和具有fwd元件的fwd区域的半导体装置(例如，参照专利文献1)。

具体而言，该半导体装置中，在构成n^-型的漂移层的半导体衬底的表层部形成基体(base)层，将基体层贯通而形成有多个沟槽。并且，在各沟槽中，依次形成有栅极绝缘膜以及栅极电极。此外，在基体层的表层部，与沟槽相接地形成有n⁺型的发射极区域。在半导体衬底的背面侧，形成有p⁺型的集电极层以及n⁺型的阴极层。

并且，在半导体衬底的表面侧，形成有与基体层以及发射极区域电连接的上部电极。在半导体衬底的背面侧，形成有与集电极层以及阴极层电连接的下部电极。

在这样的半导体装置中，在半导体衬底的背面侧，形成有集电极层的区域被作为具有igbt元件的igbt区域，形成有阴极层的区域被作为具有fwd元件的fwd区域。另外，在fwd区域，通过采用上述结构，通过n型的阴极层及漂移层和p型的基体层构成具有pn结的fwd元件。

上述半导体装置中，igbt元件如果在上部电极被施加比下部电极低的电压并且在栅极电极被施加规定电压，则在基体层中的与沟槽相接的部分形成n型的反型层(即，沟道)。并且，对于igbt元件而言，电子被从发射极区域经由反型层向漂移层供给，并且空穴被从集电极层向漂移层供给，通过电导率调制，漂移层的电阻值降低，成为导通状态。

此外，对于fwd元件而言，如果在上部电极被施加比下部电极高的电压，则空穴被从基体层向漂移层供给，并且电子被从阴极层向漂移层供给，成为导通状态。然后，对于fwd元件而言，如果在下部电极被施加比上部电极高的电压，则蓄积在fwd元件内的空穴被向上部电极吸引并且电子被向下部电极吸引，从而成为产生恢复电流的恢复状态。并且，fwd元件在经过了恢复状态后成为截止状态。

现有技术文献

专利文献

专利文献1：日本特许第5157201号公报

但是，本发明者们发现，在这样的半导体装置中，在使fwd元件从导通状态成为截止状态时的恢复状态中，有如下课题。即，在这样的半导体装置中，在恢复状态下，在漂移层与基体层之间构成的耗尽层向下部电极侧(即半导体衬底的背面侧)延伸从而恢复时的浪涌峰值电压(以下也简称为浪涌峰值电压)容易变大。并且，由于浪涌峰值电压变大，担心半导体装置损坏。

技术实现要素：

本发明的目的在于，提供能够降低恢复时的浪涌峰值电压的半导体装置。

根据本发明的1个方面，半导体装置具备：第1导电型的漂移层；形成在漂移层上的第2导电型的基体层；第1导电型的发射极区域，在基体层的表层部隔着基体层而从漂移层离开地形成，比漂移层高杂质浓度；栅极绝缘膜，配置在位于发射极区域与漂移层之间的基体层的表面；栅极电极，配置在栅极绝缘膜上；第1导电型的场截止层，隔着漂移层而配置在与基体层相反的一侧，比漂移层高杂质浓度；第2导电型的集电极层，隔着场截止层而配置在与漂移层相反的一侧；第1导电型的阴极层，隔着场截止层而配置在与漂移层相反的一侧并且与集电极层邻接；第1电极，与基体层以及发射极区域电连接；第2电极，与集电极层以及阴极层电连接。并且，在阴极层，形成有多个与第2电极电连接并且与场截止层构成pn结的第2导电型的载流子注入层，多个载流子注入层中，如果将场截止层的杂质浓度设为nfs[cm^-3]，将载流子注入层的沿半导体衬底的平面方向的最短部分的长度设为l1[μm]，则设为l1＞6.8×10^-16×nfs+20。

在这样的半导体装置中，在恢复时，载流子从各载流子注入层向漂移层注入。因此，在恢复时，能够抑制在基体层与漂移层之间构成的耗尽层朝向半导体衬底的另一面侧延伸，能够降低浪涌峰值电压。

根据本发明的其他方面，优选的是，如果将漂移层以及场截止层的厚度之和设为基准厚度(t)，则阴极层的位于相邻的载流子注入层之间的部分的长度(l2)不到基准厚度的2倍。

由此，在恢复时，能够充分降低浪涌峰值电压。

另外，上述以及权利要求中的括弧内的标记用于表示在权利要求中记载的用语与在后述实施方式中记载的例示该用语的具体物等的对应关系。

附图说明

图1是第1实施方式的半导体装置的平面示意图。

图2是沿着图1中的ii－ii线的剖面图。

图3是沿着图1中的iii－iii线的剖面图。

图4是表示fwd区域的阴极层与载流子注入层的配置关系的平面图。

图5是表示流通恢复电流时的电子的运动的示意图。

图6是表示恢复时的耗尽层的示意图。

图7是表示耗尽层的电场强度的图。

图8是表示恢复时的浪涌峰值电压与载流子注入层的宽度的关系的图。

图9是表示载流子注入层的必要最小宽度与场截止层的杂质浓度的关系的图。

图10是表示恢复时的浪涌峰值电压与被载流子注入层夹着的阴极层的宽度的关系的图。

图11a是表示其他实施方式中的fwd区域的阴极层与载流子注入层的配置关系的平面图。

图11b是表示其他实施方式中的fwd区域的阴极层与载流子注入层的配置关系的平面图。

图11c是表示其他实施方式中的fwd区域的阴极层与载流子注入层的配置关系的平面图。

图11d是表示其他实施方式中的fwd区域的阴极层与载流子注入层的配置关系的平面图。

具体实施方式

以下，基于附图说明本发明的实施方式。另外，在以下的各实施方式中，对于彼此相同或等同的部分，附加同一标记进行说明。

(第1实施方式)

参照附图说明第1实施方式。另外，本实施方式的半导体装置优选被用作例如变换器、dc/dc转换器等的电源电路中使用的功率开关元件。

如图1所示，半导体装置具有单元区域1和将该单元区域1包围的外周区域2。本实施方式中，单元区域1具备2个。并且，在各单元区域1，形成有具有igbt元件3a的igbt区域3和具有fwd元件4a的fwd区域4。即，本实施方式的半导体装置被做成在相同芯片内形成有igbt区域3和fwd区域4的rc(reverseconducting的简写)－igbt。

本实施方式中，igbt区域3以及fwd区域4在各单元区域1内沿一方向交替形成。具体而言，igbt区域3以及fwd区域4分别被做成具有长度方向的矩形状的区域，沿与该长度方向交叉的方向交替形成。此外，igbt区域3以及fwd区域4交替排列，使得igbt区域3位于排列方向上的两端部。另外，图1中，igbt区域3以及fwd区域4被做成以纸面左右方向为长度方向的矩形状，沿纸面上下方向交替形成。

半导体装置如图2所示，具有构成n^-型的漂移层11的半导体衬底10。另外，本实施方式中，半导体衬底10由硅衬底构成。并且，在漂移层11上(即半导体衬底10的一面10a侧)，形成有p型的基体层12。另外，基体层12例如通过从半导体衬底10的一面10a侧离子注入p型杂质后进行热处理而形成。

并且，在半导体衬底10，以将基体层12贯通而到达漂移层11的方式形成有多个沟槽13。由此，通过沟槽13将基体层12分离为多个。本实施方式中，多个沟槽13在igbt区域3以及fwd区域4中分别形成，沿半导体衬底10的一面10a的平面方向中的一个方向(即图2中的纸面垂直方向)等间隔地形成。

在基体层12的表层部(即半导体衬底10的一面10a侧)，分别形成有比漂移层11高杂质浓度的n⁺型的发射极区域14、以及比基体层12高杂质浓度的p⁺型的接触区域15。具体而言，发射极区域14形成为，终止于基体层12内，并且与沟槽13的侧面相接。此外，接触区域15形成为，与发射极区域14同样地，终止于基体层12内。

更详细而言，发射极区域14采用如下构造：在沟槽13间的区域中，以沿沟槽13的长度方向而与沟槽13的侧面相接的方式呈棒状延伸设置，在比沟槽13的顶端靠内侧终止。此外，接触区域15被2个发射极区域14夹着且沿沟槽13的长度方向(即发射极区域14)呈棒状延伸设置。另外，本实施方式的接触区域15以半导体衬底10的一面10a为基准而形成得比发射极区域14深。

各沟槽13被栅极绝缘膜16和栅极电极17填埋，栅极绝缘膜16将各沟槽13的壁面覆盖而形成，栅极电极17形成在该栅极绝缘膜16之上并由多晶硅等构成。由此，构成沟槽栅构造。并且，栅极电极17经由未图示的栅极布线，与图1所示的焊盘部5的1个连接。

另外，在半导体装置中，形成有多个焊盘部5，虽然没有特别图示，但还形成有电流传感器、温度传感器等。并且，各焊盘部5适当地与电流传感器、温度传感器等连接。此外，本实施方式中，沟槽13的壁面中的位于发射极区域14与漂移层11之间的部分相当于位于发射极区域与漂移层之间的基体层的表面。

在半导体衬底10的一面10a上，形成有由bpsg(borophosphosilicateglass的简写)等构成的层间绝缘膜18。并且，在层间绝缘膜18上，形成有通过形成于层间绝缘膜18的接触孔18a而与发射极区域14以及接触区域15(即基体层12)电连接的上部电极19。即，在层间绝缘膜18上，形成有在igbt区域3中作为发射极电极发挥功能、在fwd区域4中作为阳极电极发挥功能的上部电极19。另外，本实施方式中，上部电极19相当于第1电极。

在漂移层11中的与基体层12侧相反的一侧(即，半导体衬底10的另一面10b侧)，形成有比漂移层11高杂质浓度的n型的场截止(fieldstop)层(以下称作fs层)20。

并且，在igbt区域3，隔着fs层20而在漂移层11的相反侧形成有p⁺型的集电极层21，在fwd区域4，隔着fs层20而在漂移层11的相反侧形成有n⁺型的阴极层22。即，在隔着fs层20而与漂移层11相反的一侧，集电极层21和阴极层22邻接形成。并且，igbt区域3和fwd区域4根据在半导体衬底10的另一面10b侧形成的层是集电极层21还是阴极层22来划分。即，本实施方式中，集电极层21上的部分作为igbt区域3，阴极层22上的部分作为fwd区域4。

在隔着集电极层21以及阴极层22而与漂移层11相反的一侧(即半导体衬底10的另一面10b)，形成有与集电极层21以及阴极层22电连接的下部电极23。即，形成有在igbt区域3作为集电极电极发挥功能、在fwd区域4作为阴极电极发挥功能的下部电极23。本实施方式中，下部电极23相当于第2电极。

并且，通过如上述那样构成，在fwd区域4中，构成了以基体层12以及接触区域15为阳极、以漂移层11、fs层20、阴极层22为阴极而形成pn结的fwd元件4a。

此外，在阴极层22，如图3以及图4所示，形成有多个与下部电极23电连接并且与fs层20构成pn结的p⁺型的载流子注入层24。在本实施方式中，各载流子注入层24被做成沿与fwd区域4的长度方向交叉的方向延伸设置的条状。此外，各载流子注入层24形成为，达到与fwd区域4相邻的igbt区域3。即，本实施方式中，各载流子注入层24形成为，与和fwd区域4相邻的igbt区域3的集电极层21相连。换言之，各载流子注入层24形成为，阴极层22被该载流子注入层24截断为多个。即，本实施方式中，在fwd区域4，阴极层22和载流子注入层24沿长度方向交替排列。

另外，本实施方式中，载流子注入层24的沿半导体衬底10的平面方向的最短部分的长度也称作载流子注入层24的宽度l1。此外，本实施方式中，阴极层22中的位于相邻的载流子注入层24之间的部分的长度l2也称作阴极层22的宽度l22。本实施方式中，如上述那样形成了载流子注入层24以及阴极层22，因此载流子注入层24的宽度l1以及阴极层22的宽度l2成为与载流子注入层24的延伸设置方向正交的、沿半导体衬底10的平面方向的方向。即，在图3以及图4中，载流子注入层24的宽度l1以及阴极层22的宽度l2成为纸面左右方向的长度。此外，图3还相当于沿图2以及图4中的iii－iii线的剖面。

以上是本实施方式的半导体装置的结构。本实施方式中，这样在共通的半导体衬底10形成有igbt区域3以及fwd区域4。另外，本实施方式中，n型、n⁺型、n^-型相当于第1导电型，p型、p⁺型相当于第2导电型。接着，说明上述半导体装置的动作。

首先，半导体装置如果在下部电极23被施加比上部电极19高的电压，则形成在基体层12与漂移层11之间的pn结成为逆导通状态，形成耗尽层。并且，半导体装置当在栅极电极17被施加小于绝缘栅构造的阈值电压vth的低电平(例如0v)的电压时，在上部电极19与下部电极23之间不流通电流。

为了使igbt元件3a成为导通状态，在对下部电极23施加了比上部电极19高的电压的状态下，对栅极电极17施加绝缘栅构造的阈值电压vth以上的高电平的电压。由此，在基体层12中的与配置栅极电极17的沟槽13相接的部分形成反型层。并且，对于igbt元件3a而言，电子从发射极区域14经由反型层被向漂移层11供给，从而空穴从集电极层21被向漂移层11供给，通过电导率调制，漂移层11的电阻值降低从而成为导通状态。

此外，当使igbt元件3a为截止状态、使fwd元件4a为导通状态(即，使fwd元件4a进行二极管动作)时，切换向上部电极19与下部电极23施加的电压，向上部电极19施加比下部电极23高的电压。并且，向栅极电极17施加小于绝缘栅构造的阈值电压vth的低电平(例如0v)的电压。由此，在半导体装置中，在基体层12中的与沟槽13相接的部分不形成反型层，从基体层12供给空穴并且从阴极层22供给电子从而fwd元件4a进行二极管动作

然后，当使fwd元件4a从导通状态成为截止状态时，进行向下部电极23施加比上部电极19高的电压的逆电压施加。即，当从在fwd元件4a中流过正向电流的状态将该电流切断时，进行向下部电极23施加比上部电极19高的电压的逆电压施加。由此，fwd元件4a成为恢复状态。并且，在半导体装置中，基体层12中的空穴被向上部电极19侧吸引并且漂移层11中的电子被向下部电极23侧吸引从而产生恢复电流，基体层12与漂移层11之间的耗尽层延伸。

此时，到达了载流子注入层24上的fs层20的电子由于在载流子注入层24与fs层20之间构成的pn结的势垒，无法经由载流子注入层24到达下部电极23。因此，如图5所示，到达了载流子注入层24上的fs层20的电子在沿半导体衬底10的平面方向在fs层20中移动后，从与载流子注入层24邻接的阴极层22流向下部电极23。因而，载流子注入层24上的fs层20的电位降低，由载流子注入层24和fs层20构成的pn结间的电压上升。

并且，如图6所示，如果由载流子注入层24和fs层20构成的pn结间的电压超过势垒(即约0.7v)，则在半导体装置中，成为对载流子注入层24和fs层20施加了正向电压的状态。由此，半导体装置中，空穴经由载流子注入层24被向漂移层11注入，漂移层11中的空间电荷密度上升。因此，半导体装置与无载流子注入层24的情况相比，耗尽层难以向半导体衬底10的另一面10b侧延伸。即，本实施方式的半导体装置中，如图7所示，与无载流子注入层24的情况相比，在fs层20侧电场强度成为0的位置成为从fs层20远离的位置。另外，上述那样的现象也可以说是，作为第1载流子的电子经过fs层20流向阴极层22内，从而作为第2载流子的空穴经由载流子注入层24被向漂移层11注入。此外，图5以及图6中，将电子表示为“e”。并且，图6中，将空穴表示为“h”。

这里，为了在恢复时从载流子注入层24向漂移层11注入空穴，如上述那样，由载流子注入层24和fs层20构成的pn结间的电压需要超过势垒。即，在载流子注入层24的宽度l1过短的情况下，载流子注入层24上的fs层20的电位不充分下降，由载流子注入层24和fs层20构成的pn结间的电压不充分上升。换言之，在电子沿半导体衬底10的平面方向在fs层20中移动的距离过短的情况下，载流子注入层24上的fs层20的电位不充分下降，由载流子注入层24和fs层20构成的pn结间的电压不充分上升。

例如，如图8所示，浪涌峰值电压当载流子注入层24的宽度l1成为10μm以上时下降。并且，浪涌峰值电压当载流子注入层24的宽度l1成为40μm以上时大致一定。这样当载流子注入层24的宽度l1为10μ以上时浪涌峰值电压下降是因为，在恢复时，由载流子注入层24和fs层20构成的pn结间的电压充分上升，从载流子注入层24注入空穴。此外，当载流子注入层24的宽度l1为40μm以上时浪涌峰值电压大致一定是因为，在恢复时，漂移层11中的空间电荷密度充分上升，耗尽层难以充分向半导体衬底10的另一面10b侧延伸。

另外，图8是在上述半导体装置中将半导体衬底10的厚度设为76μm且将fs层20的杂质浓度设为3.0×10¹⁶cm^-3并将阴极层22的宽度l2设为100μm、使载流子注入层24的宽度l1变化时的模拟结果。

此外，由于在恢复时空穴被从载流子注入层24向漂移层11注入，即使fs层20的杂质浓度过高，载流子注入层24上的fs层20的电位也不充分降低，因此fs层20的杂质浓度也需要适当地设定。即，由于在恢复时空穴被从载流子注入层24向漂移层11注入，即使fs层20的电阻值过低，载流子注入层24上的fs层20的电位也不充分降低，从而fs层20的杂质浓度也需要适当地设定。

因而，本发明者们关于fs层20的杂质浓度和载流子注入层24的宽度l1的相关关系进行了仔细研究，得到图9所示的模拟结果。另外，图9是在上述半导体装置中将半导体衬底10的厚度设为76μm并将阴极层22的宽度l2设为100μm并将比电阻设为40～50ω·m的800v耐压带的半导体装置的模拟结果。此外，图9中的载流子注入层24的必要最小宽度是指，由载流子注入层24和fs层20构成的pn结间的电压超过势垒(即约0.7v)所需要的载流子注入层24的最小宽度。

如图9所示，fs层20的杂质浓度与载流子注入层24的必要最小宽度具有比例关系，fs层20的杂质浓度越高，载流子注入层24的必要最小宽度也越长。并且，本发明者们发现，根据图9，如果设fs层20的杂质浓度为nfs[cm^-3]，则通过满足下式，在恢复时，由载流子注入层24和fs层20构成的pn结间的电压成为势垒以上。

(数学式1)l1＞6.8×10^-16×nfs+20

因而，本实施方式中，构成为，载流子注入层24的宽度l1以及fs层20的杂质浓度满足上述数学式。

进而，本发明者们关于阴极层22的宽度l2也进行了仔细研究，得到图10所示的模拟结果。另外，图10是将半导体衬底10的厚度设为76μm、将基体层12的厚度设为3μm、将阴极层22以及载流子注入层24的厚度设为1μm、将载流子注入层24的宽度l1设为40μm的模拟结果。此外，图10中，fs层20的杂质浓度设为3.0×10¹⁶cm^-3。

如图10所示，浪涌峰值电压在阴极层22的宽度l2达到144μm为止是大致均匀的大小，但当阴极层22的宽度l2成为144μm以上则急剧变大。即，即使载流子注入层24的宽度l1是40μm，浪涌峰值电压也当阴极层22的宽度l2成为144μm以上时急剧变大。换言之，如果阴极层22的宽度l2过大，则无法充分得到使浪涌峰值电压降低的效果。

这里，在上述半导体装置中，如图3所示，将漂移层11以及fs层20的厚度之和设为基准厚度t。此外，图10是如上述那样将半导体衬底10的厚度设为76μm、将基体层12的厚度设为3μm、将阴极层22以及载流子注入层24的厚度设为1μm的模拟结果。即，图10是将基准厚度t设为72μm的模拟结果，示出了当阴极层22的宽度l2成为基准厚度t的2倍以上则浪涌峰值电压变大的情况。

这被推定是因为，流过半导体衬底10的电子、空穴等载流子从被注入的区域以约45°扩展流动。即，如果阴极层22的宽度l2过大，则从载流子注入层24注入的空穴不被充分地向漂移层11的与基体层12之间的边界部侧的部分供给。因而，在使阴极层22的宽度l2过大的情况下，无法充分得到使浪涌峰值电压降低的效果。因此，在本实施方式中，阴极层的宽度l2设为不到基准厚度t的2倍。

如以上说明的那样，在本实施方式中，在阴极层22形成有多个载流子注入层24，在恢复时，使得从各载流子注入层24向漂移层11注入空穴。因此，在本实施方式的半导体装置中，在恢复时，能够抑制在基体层12与漂移层11之间构成的耗尽层朝向半导体衬底10的另一面10b侧延伸，能够降低浪涌峰值电压。

此外，在本实施方式的半导体装置中，由于抑制了耗尽层朝向半导体衬底10的另一面10b侧延伸，所以还能够为了实现低损耗而使半导体衬底10的板厚较薄。进而，例如，对于为了抑制igbt元件3a中的折回(snapback)现象而使igbt元件3a的宽度较大、随之使fwd元件4a的宽度较大的半导体装置，也能够应用本实施方式的载流子注入层24。由此，能够抑制折回现象并且降低浪涌峰值电压。

进而，在本实施方式中，载流子注入层24以及fs层20构成为，满足上述数学式1。因此，在本实施方式的半导体装置中，在恢复时，能够抑制空穴不被从载流子注入层24向漂移层11注入、浪涌峰值电压不被降低那样的不良情况的发生。

此外，载流子注入层24形成有多个，阴极层22的宽度l2不到基准厚度t的2倍。因此，在本实施方式的半导体装置中，空穴不被供给到fwd区域4中的漂移层11中的基体层12侧的部分的情况得以抑制，能够充分降低浪涌峰值电压。

并且，在本实施方式中，各载流子注入层24沿着与fwd区域4的长度方向交叉的方向延伸设置。因此，例如，与使各载流子注入层24沿长度方向形成的情况相比，在本实施方式的半导体装置中，能够抑制特性变化。

即，上述半导体装置中的集电极层21、阴极层22以及载流子注入层24例如如以下那样制造。首先，在半导体衬底10的另一面10b侧形成p⁺层。接着，在半导体衬底10的另一面10b上，形成将成为集电极层21以及载流子注入层24的区域覆盖的掩模。然后，从半导体衬底10的另一面10b侧离子注入n型杂质并进行热处理，从而将集电极层21、阴极层22以及载流子注入层24划分而形成。该情况下，如果想要沿长度方向形成载流子注入层24，则形成沿着长度方向的细长的掩模，从而容易产生制造误差。并且，在产生制造误差的情况下，特性会变化。因此，本实施方式中，各载流子注入层24沿着与fwd区域4的长度方向交叉的方向延伸设置。

(其他实施方式)

本发明依据实施方式进行了描述，但应理解的是本发明不限于该实施方式及构造。本发明还包含各种各样的变形例及均等范围内的变形。此外，各种各样的组合及形态、进而在它们中仅包含一要素、其以上或其以下的其他组合及形态也落入本发明的范畴及思想范围。

例如，上述第1实施方式中，说明了将第1导电型设为n型并且将第2导电型设为p型的例子，但还能够将第1导电型设为p型，将第2导电型设为n型。

此外，在上述第1实施方式中，也可以不是沟槽栅型的半导体装置，而是在半导体衬底10的一面10a上配置栅极电极17的平面栅极型的半导体装置。

并且，在上述第1实施方式中，单元区域1也可以是1个，也可以是3个以上的多个。此外，igbt区域3以及fwd区域4也可以排列成使fwd区域4位于排列方向的两端部。进而，igbt区域3以及fwd区域4也可以在单元区域1内各形成1个。

此外，在上述第1实施方式中，载流子注入层24的形状能够适当变更。例如，如图11a所示，载流子注入层24也可以形成为不达到相邻的igbt区域3。即，载流子注入层24也可以形成为被阴极层22包围。由此，与上述第1实施方式相比阴极层22的区域增加，所以能够实现fwd损耗的降低。

此外，如图11b以及图11c所示，载流子注入层24也可以沿fwd区域4的长度方向延伸设置。该情况下，载流子注入层24也可以如图11b所示那样一直延伸设置到fwd区域4的端部，也可以如图11c所示那样不是一直延伸设置到fwd区域4的端部而是被阴极层22包围。另外，图11b以及图11c那样的结构下，载流子注入层24的宽度l1以及阴极层22的宽度l2成为纸面上下方向。

进而，也可以如图11d所示那样，载流子注入层24在阴极层22内形成为点状。即，载流子注入层24也可以在阴极层22内点状分布地形成。例如，图11d中，各载流子注入层24为平面正方形状，形成有2列沿fwd区域4的长度方向等间隔地形成的载流子注入层24。该情况下，阴极层22的位于相邻的载流子注入层24之间的部分的长度l2成为1个载流子注入层24与其他载流子注入层24之间的间隔。此外，载流子注入层24的最短部分的长度l1成为该载流子注入层24的一边的长度。

进而，在上述第1实施方式中，阴极层22的宽度l2也可以为基准厚度t的2倍以上。即使是这样的半导体装置，也由于当恢复时经由载流子注入层24将空穴注入，所以与没有形成载流子注入层24的情况相比，能够降低浪涌峰值电压。