一种提高SOT-MRAM集成度的方法与流程

本发明涉及一种提高sot-mram集成度的方法，克服传统sot-mram底电极电阻率过高带来的高功耗问题，并有利于提高sot-mram的器件集成度，属于非易失性存储器技术领域。

背景技术：

随着晶体管尺寸进一步缩小到深亚微米至纳米尺寸，量子隧穿效应带来的漏电流会造成静态功耗大，存储数据易丢失等局面，严重限制了基于晶体管技术的传统集成电路的性能的提升。自旋电子技术被广泛认为是“后cmos时代”实现高密度、高速、高可靠性和低功耗需求的重要技术，其核心器件之一——磁隧道结——受到了广泛关注和研究。

当前对磁隧道结进行写入有两种主流方式。一种是通过自旋转移矩(spintransfertorque,stt)的方式，其核心产品stt-mram性能优于flash，故而应用前景广阔，已经有多个半导体领军公司宣布量产stt-mram。但是利用stt进行写入的方式遭遇了几个瓶颈：(1)需要有一股大电流通入磁隧道结中，导致功耗较高并影响磁隧道结的寿命；(2)由于stt机理的限制，写入速度(约10ns)受到限制。如果要提高写入速度，则需要大幅提升写入电流，而这会进一步增加功耗和降低器件寿命；(3)写入路径和读取路径不分离，导致在读取数据时磁隧道结会有一定错误翻转的概率。

另一种方式，即利用自旋轨道矩(spinorbittorque,sot)的方式，可以本征地解决上述stt-mram的问题，所以sot-mram有望实现高速、低功耗、高可靠性地翻转磁隧道结。但是占用面积过大是三端sot-mram面临的一个问题。2017年zhaohaowang等人提出了一种高密度的“nand-like”的结构(z.wangetal.,ieeeelectrondeviceslett.,39,3,(2018)),在这一结构中，磁隧道结以一定的间距均匀排列在一条底电极上，从而将三端sot器件转变为“准两端”sot器件，不仅可以大大缩减占用面积，而且所有的磁隧道结可以通过一个sot电流进行统一擦写，从而降低了器件功耗，因此这一器件结构对sot的实际应用意义重大。但是在磁隧道结的实际生产过程中，由于当前刻蚀工艺的限制，相邻的磁隧道结间距往往得达到近100纳米甚至几百纳米，而非理想中的磁隧道结的直径或者边长。而在实际操作中，电流依然会流过这相邻磁隧道结之间的底电极的部分，由于作为底电极的材料一般电阻率较高，例如β-ta和β-w的电阻率在～200μω·㎝，拓扑绝缘体的电阻率一般在～1000μω·㎝，因而这一部分底电极会带来高功耗，并且限制了底电极的长度，从而限制了生长在其上的磁隧道结的集成度。因此，降低sot-mram中磁隧道结之间的底电极的电阻率对sot-mram的应用极为关键。

技术实现要素：

针对上述背景提到的sot-mram“准两端”的sot器件的结构在实际生产中遇到的问题，本发明提供了一种提高sot-mram集成度的方法，它通过降低sot-mram中相邻两个磁隧道结之间的底电极的电阻率，来降低整个底电极的电阻率，从而可以克服传统sot-mram底电极电阻率过高带来的高功耗问题，并提高sot-mram的器件集成度。

本发明是一种提高sot-mram集成度的方法，其技术方案说明如下：

该方法是通过降低sot-mram中相邻两个磁隧道结之间的底电极的电阻率，来降低整个底电极的电阻率，从而增加可以制备的底电极长度，提高sot-mram集成度。

其中底电极是用于产生sot的，生长在基底上。当向底电极中注入电流时，由于强自旋-轨道耦合作用，电流转化为自旋流，用于翻转生长在底电极上的磁隧道结。沿着底电极长度方向，磁隧道结以一定间距均匀排列在底电极上。

所述的底电极为一种具有强自旋-轨道耦合效应的非磁材料，是钽、钨、拓扑绝缘体中的一种，厚度小于40纳米。

所述的磁隧道结为垂直或者面内各向异性的，形状为圆形、椭圆或正方形。

所述的一定间距，最窄间距为一个磁隧道结的直径或边长，最宽间距可以达到几百纳米。

具体降低sot-mram中相邻两个磁隧道结之间的底电极的电阻率的办法为以下三种方案中的一种：

(1)将sot-mram中相邻两个磁隧道结之间的底电极部分或全部替换为一种低电阻率的材料，材料为铜、银、钴中的一种，厚度不大于底电极厚度。

(2)通过离子注入的办法，向sot-mram中相邻两个磁隧道结之间的底电极中垂直注入离子，从而降低这一部分底电极的电阻率。

(3)预先在sot-mram中相邻两个磁隧道结之间的底电极部分的下方制备出一组独立的低电阻导体，该低电阻导体具体为一种低电阻率的材料，材料为铜、银、钴中的一种，厚度不限。

具体的，所述方案(1)中将相邻两个磁隧道结之间的底电极进行部分替换的方案通过以下步骤实现：步骤(a)、在基底上生长出厚度为t1的底电极材料。步骤(b)、在所述底电极材料上继续生长出厚度为t2的低电阻率的材料。步骤(c)、通过光刻、刻蚀等步骤，将生长的低电阻率的材料刻蚀出一个个等间距排列的长方体凹槽，凹槽的长度w2大于磁隧道结的直径或边长w1。步骤(d)、在步骤(c)的基础上继续生长出厚度为t2的底电极材料。步骤(e)、通过化学机械抛光(chemicalmechanicalpolishing,cmp)的方式，将沉积在低电阻率材料上方的底电极材料去除。步骤(f)、通过正常的磁隧道结生长工艺，在裸露出来的底电极材料的上方生长出磁隧道结。

最终底电极总的厚度为t4,该厚度小于40纳米，而部分替换的低电阻率的材料的厚度为t3，且t3小于t4。

具体的，所述方案(1)中将相邻两个磁隧道结之间的底电极全部替换的方案通过以下步骤实现：步骤(a)、在基底上生长出厚度为t1的底电极材料。步骤(b)、通过光刻、刻蚀等步骤，在上述底电极材料中刻蚀出一个个长方体凹槽，用于接下来生长低电阻率材料。步骤(c)、在步骤(b)的基础上继续生长出厚度为t1的低电阻率材料。步骤(d)、通过cmp的方式，将沉积在底电极材料上方的低电阻率材料去除，此时材料厚度为t4。步骤(e)、通过正常的磁隧道结生长工艺，在裸露出来的底电极材料的上方生长出磁隧道结。所裸露出来的独立的底电极材料宽度为w2，满足不小于磁隧道结的边长或直径w1。

最终底电极总的厚度为t4,该厚度小于40纳米。

具体的，所述方案(2)通过以下步骤实现：步骤(a)、在基底上生长出厚度为t1的底电极材料，厚度t1小于40纳米。步骤(b)、在所述底电极材料上通过正常的磁隧道结生长工艺生长出磁隧道结。步骤(c)、通过离子注入的方式，在sot-mram中相邻两个磁隧道结之间的底电极中垂直注入离子，以降低相邻两磁隧道结之间的底电极的电阻率。

进一步的，在进行离子注入时，若不能选择性地只向相邻两磁隧道结之间的底电极注入离子，可进行全局离子注入，这是因为磁隧道结的上方会有一定厚度的金属电极作为缓冲，进行离子注入时，磁隧道结的性质不会被改变。

具体的，所述方案(3)通过以下步骤实现：步骤(a)、在基底上生长出厚度为t5的低电阻率材料；步骤(b)、通过光刻、刻蚀等步骤，将生长的低电阻率的材料刻蚀出一个个等间距排列的长方体凹槽，凹槽的长度略大于磁隧道结的直径或边长。步骤(c)、在步骤(b)的基础上，生长厚度为t5的绝缘材料，将凹槽覆盖。步骤(d)、利用化学机械抛光的方式，裸露出低电阻率的材料，此时材料总厚度为t6。步骤(e)、生长出厚度为t1的底电极材料，厚度t1小于40纳米。步骤(f)、在步骤(e)的基础上制备出磁隧道结，其中磁隧道结与上述填充凹槽的绝缘材料对准。

所述的基底，为硅片、氮化硼、石英片和氧化镁中的一种，厚度不限。

3.优点和功效：

本发明提供一种提高sot-mram集成度的方法。该发明通过降低sot-mram中相邻两个磁隧道结之间的底电极的电阻率，来降低整个底电极的电阻率，从而可以克服传统sot-mram底电极电阻率过高带来的高功耗问题，并有利于提高sot-mram的器件集成度。

附图说明

图1是该方法的整体思路示意图，即通过降低相邻磁隧道结之间的底电极的电阻率，来降低整个底电极的电阻率。其中图1(a)是方案的示意图，图1(b)是对应于图1(a)的侧视图。图中相邻磁隧道结之间的底电极(标号2)，其电阻率通过一定手段降低。需要注意的是，并不一定将此部分底电极全部改变，只是通过一定方式，改变了底电极的整体电阻。实际实施手段可以是将此部分材料进行部分替换或者改变性质，具体可见详细实施方案。

图2是上述三种技术方案中的第(1)种方案——将sot-mram中相邻两个磁隧道结之间的底电极部分替换为一种电阻率极低的材料——的一种具体实施方式示意图。

图3是上述三种技术方案中的第(1)种方案——将sot-mram中相邻两个磁隧道结之间的底电极全部替换为一种电阻率极低的材料——的一种具体实施方式示意图。

图4是上述三种具体实施技术方案中的第(2)种方案——通过离子注入的办法，向sot-mram中相邻两个磁隧道结之间的底电极中垂直注入离子，从而降低底电极电阻率——的一种具体实施方式示意图。

图5是上述三种具体实施技术方案中的第(3)种方案——预先在sot-mram中相邻两个磁隧道结之间的底电极部分的下方制备出一组独立的低电阻导体，——的一种具体实施方式示意图。

对于每一种技术方案，其具体实施方式不限于图中所述的方式。

图中参数定义为：

m1～mx第1到第x个磁隧道结

1sot-mram常用底电极

2相邻磁隧道结之间的底电极，其电阻率通过一定手段降低

3低电阻率材料

4通过离子注入降低了电阻率的相邻磁隧道结之间的底电极

5填充在低电阻材料之间的绝缘材料

6基底

t1预先生长的sot-mram常用底电极材料厚度

t2低电阻率材料厚度

t3经过cmp后，低电阻率材料厚度

t4经过cmp后，底电极厚度

t5预先生长的低电阻率材料厚度

t6经过cmp后，预先生长的低电阻率材料厚度

w1磁隧道结直径或边长

w2磁隧道结正下方底电极宽度(为常用sot-mram底电极材料，电阻率未改变)

具体实施方式

本发明提供一种提高sot-mram集成度的方法。参照附图，进一步说明本发明的实质性特点。附图均为示意图，其中涉及的各功能层或区域的厚度，面积与体积等参数并非实际尺寸。

在此公开了详细的示例性实施例，其特定的结构细节和功能细节仅是描述特定实施例的目的，因此，可以以许多可选择的形式来实施本发明，即一种提高sot-mram集成度的方法。且本发明不应该被理解为仅仅局限于在此提出的示例实施例，而是应该覆盖落入本发明一种提高sot-mram集成度的方法范围内的所有变化、等价物和可替换物。另外，将不会详细描述或将省略本发明的众所周知的元件，器件与子电路，以免混淆本发明的实施例的相关细节。

图1是该方法的整体思路示意图。在磁隧道结以下的底电极部分不做修改，对于相邻磁隧道结之间的底电极，则通过上述的三种技术方案来降低其电阻率，从而降低整个底电极的电阻率。

图2是上述三种技术方案中的第(1)种方案——将sot-mram中相邻两个磁隧道结之间的底电极部分替换为一种电阻率极低的材料——的一种具体实施方式示意图。该具体实施方式的步骤为：

步骤(a)、在基底上生长出厚度为t1的底电极材料。

步骤(b)、继续在所述的底电极材料上生长出厚度为t2的低电阻率的材料。

步骤(c)、通过光刻、刻蚀等步骤，将生长的低电阻率的材料刻蚀出一个个等间距排列的长方体凹槽，凹槽的长度w2大于磁隧道结的直径或边长w1。

步骤(d)、在步骤(c)的基础上继续生长出厚度为t2的底电极材料。

步骤(e)、通过化学机械抛光(chemicalmechanicalpolishing,cmp)的方式，将沉积在低电阻率材料上方的底电极材料去除。

步骤(f)、通过正常的磁隧道结生长工艺，在裸露出来的底电极材料的上方生长出磁隧道结。因此最终底电极总的厚度为t4,该厚度小于40纳米，而部分替换的低电阻率的材料的厚度为t3(经过cmp以后t3与t2不一定相等)，满足厚度小于底电极厚度。

图3是上述三种技术方案中的第(1)种方案——将sot-mram中相邻两个磁隧道结之间的底电极全部替换为一种电阻率极低的材料——的一种具体实施方式示意图。该具体实施方式的步骤为：

步骤(a)、在基底上生长出厚度为t1的底电极材料。

步骤(b)、通过光刻、刻蚀等步骤，在上述底电极材料中刻蚀出一个个长方体凹槽，用于接下来生长低电阻率材料。

步骤(c)、在步骤(b)的基础上继续生长出厚度为t1的低电阻率材料。

步骤(d)、通过cmp的方式，将沉积在底电极材料上方的低电阻率材料去除，此时材料厚度为t4。

步骤(e)、通过正常的磁隧道结生长工艺，在裸露出来的底电极材料的上方生长出磁隧道结。所裸露出来的独立的底电极材料宽度为w2，满足不小于磁隧道结的边长或直径w1。最终底电极总的厚度为t4,该厚度小于40纳米。

图4是上述三种具体实施技术方案中的第(2)种方案——通过离子注入的办法，向sot-mram中相邻两个磁隧道结之间的底电极中垂直注入离子，从而降低底电极电阻率——的一种具体实施方式示意图。该具体实施方式的步骤为：

步骤(a)、在基底上生长出厚度为t1的底电极材料。

步骤(b)、在所述底电极材料上通过正常的磁隧道结生长工艺生长出磁隧道结。

步骤(c)、通过离子注入的方式，sot-mram中相邻两个磁隧道结之间的底电极中垂直注入离子以降低相邻两磁隧道结之间的底电极的电阻率。在进行离子注入时，若不能选择性地只向相邻两磁隧道结之间的底电极注入离子，也可进行全局离子注入，这是因为磁隧道结的上方会有一定厚度的金属电极作为缓冲，进行离子注入时，磁隧道结的性质不会被改变。厚度t1小于40纳米。

图5是上述三种具体实施技术方案中的第(3)种方案——预先在sot-mram中相邻两个磁隧道结之间的底电极部分的下方制备出一组独立的低电阻导体——的一种具体实施方式示意图。该具体实施方式的步骤为：

步骤(a)、在基底上生长出厚度为t5的低电阻率材料。

步骤(b)、通过光刻、刻蚀等步骤，将生长的低电阻率的材料刻蚀出一个个等间距排列的长方体凹槽，凹槽的长度略大于磁隧道结的直径或边长。

步骤(c)、在步骤(b)的基础上，生长绝缘材料(厚度t5)，将凹槽覆盖。

步骤(d)、利用cmp的方式，裸露出低电阻率的材料，此时材料总厚度为t6。

步骤(e)、生长出厚度为t1的底电极材料。

步骤(f)、在步骤(e)的基础上制备出磁隧道结，其中磁隧道结与上述填充低电阻凹槽的绝缘材料对准。厚度t1小于40纳米,t5,t6厚度不限。