一种滤波器及其制作方法与流程

本发明涉及小型化滤波器技术领域，尤其涉及一种滤波器及其制作方法。

背景技术：

滤波器在射频、微波系统中起着选频滤波的重要作用，具体的，滤波器可使某段频率的电信号通过，而对其他频率进行阻拦。滤波器的主要性能指标有插损、带宽、带外选择性以及电路尺寸等，带宽的展宽以及电路小型化一直是滤波器的关键设计难点。

传统的滤波器包括腔体滤波器、lc滤波器和平面滤波器，腔体滤波器由金属整体切割形成，lc滤波器由电感、电容和电阻的组合设计构成，平面滤波器由传输线和pcb板制成，均存在体积大、不易与多芯片互连集成等问题，影响了滤波器在小型化芯片化滤波器方面的发展。

技术实现要素：

本发明实施例提供了一种滤波器及其制作方法，以解决现有滤波器体积较大，不易实现多芯片集成的问题。

第一方面，本发明实施例提供了一种滤波器，包括：

至少一个硅腔谐振单元，所述硅腔谐振单元包括依次设置的底层金属层、高阻硅介质层和顶层金属层；每个所述硅腔谐振单元的边缘设置有多个贯穿结构；所述贯穿结构贯穿所述底层金属层、所述高阻硅介质层和所述顶层金属层；所述贯穿结构的内侧表面形成有金属沉积层；所述贯穿结构为通孔和/或通槽；

还包括至少一个槽线式阶梯阻抗谐振器，所述槽线式阶梯阻抗谐振器由形成在所述顶层金属层的相互连通的多条槽线组成；所述槽线的深度与所述顶层金属层的厚度相等。

可选的，所述滤波器包括多个所述硅腔谐振单元；多个所述硅腔谐振单元呈矩阵排列；同一行相邻两个所述硅腔谐振单元共用一所述槽线式阶梯阻抗谐振器；所述槽线式阶梯阻抗谐振器包括第一部分和第二部分，所述第一部分位于同一行所述硅腔谐振单元中的前一所述硅腔谐振单元，所述第二部分位于同一行所述硅腔谐振单元中的后一所述硅腔谐振单元。

可选的，所述槽线式阶梯阻抗谐振器关于对称边对称设置；共用一所述槽线式阶梯阻抗谐振器的相邻的两所述硅腔谐振单元的相邻边缘为对称边。

可选的，所述滤波器还包括：输入馈线槽、输出馈线槽、第一缺陷耦合槽和第二缺陷耦合槽；所述输入馈线槽以及所述第一缺陷耦合槽形成于任一行硅腔谐振单元的首位硅腔谐振单元的顶层金属层；所述输出馈线槽以及第二缺陷耦合槽形成于任一行硅腔谐振单元的末位硅腔谐振单元的顶层金属层；所述输入馈线槽与所述第一缺陷耦合槽连通，用于将待滤波信号输入所述滤波器；所述输出馈线槽与所述第二缺陷耦合槽连通，用于输出所述待滤波信号滤波形成的滤波信号；所述输入馈线槽、所述第一缺陷耦合槽、所述输出馈线槽和所述第二缺陷耦合槽深度与所述顶层金属层的厚度相等。

可选的，所述滤波器包括三个成一行排列的硅腔谐振单元，分别为第一硅腔谐振单元、第二硅腔谐振单元和第二硅腔谐振单元；所述滤波器包括两个槽线式阶梯阻抗谐振器，分别为第一槽线式阶梯阻抗谐振器和第二槽线式阶梯阻抗谐振器；所述第一槽线式阶梯阻抗谐振器形成于所述第一硅腔谐振单元和所述第二硅腔谐振单元的顶层金属层，所述第二槽线式阶梯阻抗谐振器形成于所述第二硅腔谐振单元和所述第二硅腔谐振单元的顶层金属层。

可选的，所述槽线式阶梯阻抗谐振器包括依次连通的第一槽线、第二槽线和第三槽线；所述第二槽线的宽度大于所述第一槽线的宽度，并大于所述第三槽线的宽度；所述第一槽线的宽度和所述第三槽线的宽度和长度均相等。

可选的，所述第一槽线、第二槽线和第三槽线均为u型槽线。

可选的，所述第二槽线的宽度与所述第一槽线的宽度的比值为5:1；所述第二槽线的长度与所述一槽线的长度的比值为1.6:1。

可选的，所述滤波器包括一个硅腔谐振单元；所述滤波器还包括：形成于所述硅腔谐振单元的顶层金属层的输入馈线槽、输出馈线槽、第一缺陷耦合槽和第二缺陷耦合槽；所述输入馈线槽与所述第一缺陷耦合槽连通，用于将待滤波信号输入所述滤波器；所述输出馈线槽与所述第二缺陷耦合槽连通，用于输出所述待滤波信号滤波形成的滤波信号；所述输入馈线槽、输出馈线槽、第一缺陷耦合槽和第二缺陷耦合槽的深度与所述顶层金属层的厚度相等。

可选的，所述底层金属层和所述顶层金属层的厚度小于或等于10um；高阻硅介质层的厚度取值范围为200um～500um。

第二方面，本发明实施例还提供了一种滤波器的制作方法，适用于本发明任意实施例提供的滤波器，包括：

在高阻硅介质层的两侧分别形成底层金属层和顶层金属层，所述底层金属层、所述高阻硅介质层和所述顶层金属层形成叠层结构；

所述叠层结构包括至少一个硅腔谐振单元；在每个所述硅腔谐振单元的边缘形成多个贯穿结构；所述贯穿结构贯穿所述底层金属层、所述高阻硅介质层和所述顶层金属层；所述贯穿结构为通孔和/或通槽；

在所述贯穿结构的内侧表面形成金属沉积层；

在顶层金属层形成至少一个槽线式阶梯阻抗谐振器，每个槽线式阶梯阻抗谐振器包括形成在所述顶层金属层的相互连通的多条槽线；所述槽线的深度与所述顶层金属层的厚度相等。

本发明中，滤波器包括至少一个硅腔谐振单元，至少一个硅腔谐振单元包括依次设置的底层金属层、高阻硅介质层和顶层金属层，并且每个硅腔谐振单元的边缘设置有多个贯穿底层金属层、高阻硅介质层和顶层金属层的贯穿结构，并在贯穿结构的内侧表面形成有金属沉积层，以形成用于谐振的硅腔，并且顶层金属层形成有槽线式阶梯阻抗谐振器，每个槽线式阶梯阻抗谐振器由形成在所述顶层金属层的相互连通的多条槽线组成。本发明滤波器设置阶梯阻抗谐振器以及硅腔谐振单元，使得滤波器通带内级数增加，在不增加电路尺寸的同时，展宽了滤波器带宽，并提升了带外抑制度，并且本发明实施例滤波器易于与半导体集成电路工艺集成。此外，高阻硅介质使得该毫米滤波器具有体积小、插损小的优点，减少了电磁波传输损耗。

附图说明

图1是本发明实施例提供的一种滤波器的结构示意图；

图2是图1中沿直线a-a’的剖面图；

图3是本发明实施例提供的另一种滤波器的结构示意图；

图4是本发明实施例提供的又一种滤波器的结构示意图；

图5是本发明实施例提供的又一种滤波器的结构示意图；

图6是本发明实施例提供的一种滤波信号的频率-信号强度的波形图；

图7是本发明实施例提供的一种滤波器的制作方法的流程示意图；

图8是本发明实施例提供的一种阵列排布有硅腔谐振单元的叠层结构的结构示意图。

具体实施方式

下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。

本发明实施例提供了一种滤波器，包括：

至少一个硅腔谐振单元，硅腔谐振单元包括依次设置的底层金属层、高阻硅介质层和顶层金属层；每个硅腔谐振单元的边缘设置有多个贯穿结构；贯穿结构贯穿底层金属层、高阻硅介质层和顶层金属层；贯穿结构的内侧表面形成有金属沉积层；贯穿结构为通孔和/或通槽；

还包括至少一个槽线式阶梯阻抗谐振器，槽线式阶梯阻抗谐振器由形成在顶层金属层的相互连通的多条槽线组成；槽线的深度与顶层金属层的厚度相等。

本实施中，在高阻硅介质层上依次形成底层金属层和顶层金属层，并以上述底层金属层、高阻硅介质层和顶层金属层组成的叠层结构为母体，形成至少一个硅腔谐振单元。具体的，首先通过在高阻硅介质层一面先溅射再电镀的工艺形成底层金属层，之后在高阻硅介质层的另一面通过先溅射再电镀的工艺形成顶层金属层。采用刻蚀工艺在硅腔谐振单元的边缘形成贯穿底层金属层、高阻硅介质层和顶层金属层的贯穿结构，示例性的，贯穿结构利用微机电干法刻蚀技术自顶层金属层向底层金属层进行刻蚀，形成刻蚀腔，再通过溅射、电镀等工艺在内侧表面形成金属沉积层。此外，在顶层金属层形成槽线式阶梯阻抗谐振器时，采用刻蚀工艺，刻蚀深度与顶层金属层厚度相同的槽线。

值得注意的是，贯穿结构可在形成槽线式阶梯阻抗谐振器之前形成，也可在槽线式阶梯阻抗谐振器形成之后进行刻蚀，均能形成相同参数的滤波器，本实施例对贯穿结构和槽线式阶梯阻抗谐振器的形成先后顺序不进行限定。

本发明中，滤波器包括至少一个硅腔谐振单元，至少一个硅腔谐振单元包括依次设置的底层金属层、高阻硅介质层和顶层金属层，并且每个硅腔谐振单元的边缘设置有多个贯穿底层金属层、高阻硅介质层和顶层金属层的贯穿结构，并在贯穿结构的内侧表面形成有金属沉积层，以形成用于谐振的硅腔，并且顶层金属层形成有槽线式阶梯阻抗谐振器，每个槽线式阶梯阻抗谐振器由形成在所述顶层金属层的相互连通的多条槽线组成。本发明滤波器设置阶梯阻抗谐振器以及硅腔谐振单元，使得滤波器通带内级数增加，在不增加电路尺寸的同时，展宽了滤波器带宽，并提升了带外抑制度，并且本发明实施例滤波器易于与半导体集成电路工艺集成。此外，高阻硅介质使得该毫米滤波器具有体积小、插损小的优点，减少了电磁波传输损耗。

以上是本发明的核心思想，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下，所获得的所有其他实施例，都属于本发明保护的范围。

图1是本发明实施例提供的一种滤波器的结构示意图，如图1所示，滤波器包括至少一个硅腔谐振单元11，参考图2，图2是图1中沿直线a-a’的剖面图，硅腔谐振单元11包括依次设置的底层金属层21、高阻硅介质层22和顶层金属层23，至少一个硅腔谐振单元11可形成于底层金属层21、高阻硅介质层22和顶层金属层23构成的母体上，并通过在该母体上刻蚀贯穿结构形成硅腔谐振单元11，示例性的，如图1所示，可在底层金属层21、高阻硅介质层22和顶层金属层23形成的母体上，形成3个硅腔谐振单元11，每个硅腔谐振单元11的边缘设置有贯穿结构12，贯穿结构12可以为通孔122，或者为通槽121。相邻两个硅腔谐振单元11存在相邻边缘，相邻两个硅腔谐振单元11的相邻边缘可共用贯穿结构12。

可选的，顶层金属层21和底层金属层23可以为铜或者金，高阻硅介质层22的电阻率不小于3000ωcm。底层金属层23和顶层金属层21的厚度小于或等于10um；高阻硅介质层22的厚度取值范围为200um～500um。本实施例的硅腔谐振单元11的四周设置的贯穿结构12，使得电磁波无法由硅腔向外泄露出去，能量传输损耗小，即使得本实施例中滤波器具有插损小的优点。

滤波器包括至少一个槽线式阶梯阻抗谐振器13，每个槽线式阶梯阻抗谐振器13包括多条相互连通的槽线，槽线式阶梯阻抗谐振器13可以在滤波器的滤波通带内引入多个传输极点，在不增加滤波器尺寸的同时增大滤波器的工作带宽和带外抑制度。

本实施例中滤波器可采用微机电加工工艺加工实现，其三维堆叠结构和电路结构使得该滤波器体积极小且易于与半导体集成电路工艺集成，有利于实现滤波器的小型化，并扩大滤波器的应用范围。示例性的，本实施例中的滤波器的整个电路可以长度为5.9mm，宽度为3mm，高度为0.504mm，可知本实施中滤波器体积极小，便于实现芯片上的集成。

可选的，继续参考图1，滤波器1包括多个硅腔谐振单元11；多个硅腔谐振单元11呈矩阵排列；同一行相邻两个硅腔谐振单元11共用一槽线式阶梯阻抗谐振器13；槽线式阶梯阻抗谐振器13包括第一部分和第二部分，第一部分位于同一行硅腔谐振单元11中的前一硅腔谐振单元11，第二部分位于同一行硅腔谐振单元11中的后一硅腔谐振单元11。

示例性的，如图1所示，滤波器1包括三个成一行排列的硅腔谐振单元13，分别为第一硅腔谐振单元111、第二硅腔谐振单元112和第三硅腔谐振单元113；滤波器1包括两个槽线式阶梯阻抗谐振器13，分别为第一槽线式阶梯阻抗谐振器134和第二槽线式阶梯阻抗谐振器135；第一槽线式阶梯阻抗谐振器134形成于第一硅腔谐振单元111和第二硅腔谐振单元112的顶层金属层21，第二槽线式阶梯阻抗谐振器135形成于第二硅腔谐振单元112和第二硅腔谐振单元113的顶层金属层。则第一槽线式阶梯阻抗谐振器134被分为第一部分和第二部分，第一部分位于第一硅腔谐振单元111，第二部分位于第二硅腔谐振单元112；第二槽线式阶梯阻抗谐振器135被分为两部分，第一部分位于第二硅腔谐振单元112，第二部分位于第三硅腔谐振单元113。

可选的，槽线式阶梯阻抗谐振器13关于对称边对称设置；共用一槽线式阶梯阻抗谐振器13的相邻的两硅腔谐振单元11的相邻边缘为对称边。参考图1，若第一槽线式阶梯阻抗谐振器134被分为第一部分和第二部分，第一部分位于第一硅腔谐振单元111，第二部分位于第二硅腔谐振单元112，第一硅腔谐振单元111和第二硅腔谐振单元112共用第一槽线式阶梯阻抗谐振器134，则将第一硅腔谐振单元111和第二硅腔谐振单元112相邻的边缘作为对称边，并将第一槽线式阶梯阻抗谐振器134关于对称边对称设置，则第一部分和第二部分关于对称边对称，有利于实现槽线式阶梯阻抗谐振器13与硅腔谐振单元11的均匀耦合，提高滤波器的滤波性能。

参考图3，图3是本发明实施例提供的另一种滤波器的结构示意图，当滤波器1包括多个硅腔谐振单元11时，硅腔谐振单元11的个数可以为大于3的其他整数，例如6个，如图3所示，6个硅腔谐振单元11可形成2行3列的矩阵。可选的，每一行中，相邻两个硅腔谐振单元11可共用一槽线式阶梯阻抗谐振器13，则2行3列的的硅腔谐振单元11可设置4个槽线式阶梯阻抗谐振器13。

可选的，如图1和图3所示，滤波器1还可以包括：输入馈线槽14、输出馈线槽16、第一缺陷耦合槽15和第二缺陷耦合槽17；输入馈线槽14以及第一缺陷耦合槽15形成于任一行硅腔谐振单元11的首位硅腔谐振单元11的顶层金属层；输出馈线槽16以及第二缺陷耦合槽17形成于任一行硅腔谐振单元11的末位硅腔谐振单元11的顶层金属层；输入馈线槽14与第一缺陷耦合槽15连通，用于将待滤波信号输入滤波器1；输出馈线槽16与第二缺陷耦合槽17连通，用于输出待滤波信号滤波形成的滤波信号；输入馈线槽14、第一缺陷耦合槽15、输出馈线槽16和第二缺陷耦合槽17深度与顶层金属层的厚度相等。

滤波器1与外界系统通过共面波导传输槽形成的输入馈线槽14和输出馈线槽16相连，输入馈线槽14和输出馈线槽16的阻抗可以为50ω。输入馈线槽14与位于同一硅腔谐振单元11的第一缺陷耦合槽15连通，并且第一缺陷耦合槽15与该硅腔谐振单元11进行耦合，从而实现输入馈线槽14与该硅腔谐振单元11的连接，将待滤波信号通过输入馈线槽14输入该滤波器，同理，输出馈线槽16通过位于同一硅腔谐振单元11的第二缺陷耦合槽17与硅腔谐振单元11连接，用于输出待滤波信号滤波完成后的滤波信号，第一缺陷耦合槽15和第二缺陷耦合槽17的尺寸决定了输入馈线槽14和输出馈线槽16与硅腔谐振单元11之间的耦合强度，具体的，第一缺陷耦合槽15和第二缺陷耦合槽17的尺寸越大，输入馈线槽14和输出馈线槽16与硅腔谐振单元11之间的耦合强度越大。可选的，输入馈线槽14和输出馈线槽16的槽线宽度可以为88um，两条输入馈线槽14之间的间隙可以为70um，第一缺陷耦合槽15和第二缺陷耦合槽17的长度可均为1.3mm，宽度可均为0.3mm。

示例性的，如图3所示，可将输入馈线槽14以及第一缺陷耦合槽15形成于第一行硅腔谐振单元11的首位硅腔谐振单元11的顶层金属层；输出馈线槽16以及第二缺陷耦合槽17形成于第二行硅腔谐振单元11的末位硅腔谐振单元11的顶层金属层。在本实施例的又一实例中，参考图4，图4是本发明实施例提供的又一种滤波器的结构示意图，可将输入馈线槽14以及第一缺陷耦合槽15形成于第二行硅腔谐振单元11的首位硅腔谐振单元11的顶层金属层；输出馈线槽16以及第二缺陷耦合槽17形成于第二行硅腔谐振单元11的末位硅腔谐振单元11的顶层金属层。此外，还可存在其他的设置情况，仅需保证首列硅腔谐振单元13存在一个硅腔谐振单元13设置输入馈线槽14以及第一缺陷耦合槽15，最后一列硅腔谐振单元13存在一个硅腔谐振单元13设置输出馈线槽16以及第二缺陷耦合槽17即可。

滤波器也可包括一个硅腔谐振单元11，如图5所示，图5是本发明实施例提供的又一种滤波器的结构示意图，滤波器1包括一个硅腔谐振单元11；滤波器1还包括：形成于硅腔谐振单元11的顶层金属层的输入馈线槽14、输出馈线槽16、第一缺陷耦合槽15和第二缺陷耦合槽17；输入馈线槽14与第一缺陷耦合槽15连通，用于将待滤波信号输入滤波器；输出馈线槽16与第二缺陷耦合槽17连通，用于输出待滤波信号滤波形成的滤波信号；输入馈线槽14、输出馈线槽16、第一缺陷耦合槽15和第二缺陷耦合槽17的深度与顶层金属层的厚度相等。当滤波器仅包含一个硅腔谐振单元11时，则可仅在硅腔谐振单元11的顶层金属层设置一个槽线式阶梯阻抗谐振器13，并且该硅腔谐振单元11上设置有输入馈线槽14和第一缺陷耦合槽15，以输入待滤波信号至滤波器，并设置输出馈线槽16第二缺陷耦合槽17，以输出滤波完成的滤波信号。

可选的，可通过控制硅腔谐振单元11的形状和尺寸确定硅腔谐振单元11的滤波频率，示例性的，本实施例可采用厚度为10um的底层金属层21和顶层金属层23，采用厚度为500um的高阻硅介质层22。硅腔谐振单元11可呈长方形，硅腔谐振单元11的长度可为3mm，宽度可为1.95mm。此外，硅腔谐振单元11还可以为正方形、圆形或者其他多边形。

可选的，参考图1至图5，槽线式阶梯阻抗谐振器13为半波长阶梯阻抗谐振器，包括3条依次连通的槽线：第一槽线131、第二槽线132和第三槽线133；第二槽线132的宽度大于第一槽线131的宽度，并大于第三槽线133的宽度；第一槽线131的宽度和第三槽线133的宽度和长度均相等。

每个谐振器均具有一个谐振基频，在基频的二次、三次倍率处也会有存在谐振频率，即二次谐波和三次谐波，当构成槽线式阶梯阻抗谐振器13的多条槽线宽度不同时，如图1所示，第二槽线132的宽度宽于第一槽线131时，基频向二次谐波处靠近，而二次谐波的频率不发生改变，靠近二次谐波的基波、二次谐波均形成传输极点，可将基频和二次谐波包含近一个通带内，从而在滤波器的滤波通带内引入多个传输极点，若滤波器设置多个槽线式阶梯阻抗谐振器13，槽线式阶梯阻抗谐振器13之间会有交叉耦合产生的传输极点，再加上多个硅腔谐振单元产生的传输极点，滤波器整个带通内的传输极点足够保证滤波器的带宽范围，形成较宽的工作带宽。

可选的，可通过调节槽线式阶梯阻抗谐振器13的总长度和各槽线的平均宽度调节滤波器基频和二次谐波的传输极点的频率，本实施例中，可选择槽线式阶梯阻抗谐振器13的总长度为5.6mm，槽线的平均宽度为0.09mm，顶层金属层21的槽线式阶梯阻抗谐振器13的阶跃阻抗比和高低阶长度比共同决定了基频向二次谐波的拉近程度，决定了基频传输极点的频率。本实施例中，阶跃阻抗比即为第二槽线132与第一槽线131的宽度比，第二槽线132的宽度与第一槽线131的宽度的比值为5:1，即槽线式阶梯阻抗谐振器13的阶跃阻抗比为5:1，可选取第二槽线132的长度与第一槽线131的长度的比值为1.6:1，即槽线式阶梯阻抗谐振器13的高低阶长度比为1.6:1。

在本实施例的具体示例中，继续参考图1，若滤波器采用厚度为10um的底层金属层21和顶层金属层23，采用厚度为500um的高阻硅介质层22，硅腔谐振单元11呈长方形，并且长度为3mm，宽度为1.95mm。并且，槽线式阶梯阻抗谐振器13的总长度为5.6mm，槽线的平均宽度为0.09mm，第二槽线132的宽度与第一槽线131的宽度的比值为5:1；第二槽线132的长度与第一槽线131的长度的比值为1.6:1。如图1所示，若滤波器包括3个排成一行的槽线式阶梯阻抗谐振器13，则从输入馈线槽14输入的待滤波信号和从输出馈线槽16输出的滤波信号如图6所示，图6是本发明实施例提供的一种滤波信号的频率-信号强度的波形图。输入馈线槽14输入的待滤波信号的频率-信号强度的波形曲线为第一曲线s11，输出馈线槽16输出的滤波信号的频率-信号强度的波形曲线为第二曲线s21，由图6可知，待滤波信号经过滤波器的滤波过程后，输出的滤波信号的工作频段为18-33ghz，工作带宽较大，并且第二曲线s21除去18-33ghz的频段的部分急剧下降，即滤波信号工作频段两侧滤波信号的信号强度急剧下降，可知滤波信号的带外很陡峭，带外抑制度较高。本示例滤波器设置了三个硅腔谐振单元11和两个槽线式阶梯阻抗谐振器13，增加了传输极点，提高了工作带宽，并提高了带外抑制度。

可选的，第一槽线131、第二槽线132和第三槽线133均为u型槽线，便于实现槽线式阶梯阻抗谐振器13的对称设置，并且u型槽线占用面积较小，便于实现滤波器的小型化设置。此外，u型槽线便于获取较大的槽线长度，增大槽线式阶梯阻抗谐振器13的谐振频率调整范围。

基于同一构思，本发明实施例还提供一种滤波器的制作方法。图7是本发明实施例提供的一种滤波器的制作方法的流程示意图，如图7所示，本实施例的方法包括如下步骤：

s110、在高阻硅介质层的两侧分别形成底层金属层和顶层金属层，底层金属层、高阻硅介质层和顶层金属层形成叠层结构。

s120、叠层结构包括至少一个硅腔谐振单元；在每个硅腔谐振单元的边缘形成多个贯穿结构；贯穿结构贯穿底层金属层、高阻硅介质层和顶层金属层；贯穿结构为通孔和/或通槽。

如图8所示，图8是本发明实施例提供的一种阵列排布有硅腔谐振单元的叠层结构的结构示意图，在形成包括底层金属层、高阻硅介质层和顶层金属层的叠层结构2后，可在叠层结构2上形成多个阵列排布的硅腔谐振单元11，在阵列排布的硅腔谐振单元11的周围边缘设置有贯穿上述叠层结构2的贯穿结构12，参考图8，上述贯穿结构可以为通孔122和/或通槽121。

s130、在贯穿结构的内侧表面形成金属沉积层。

在贯穿结构12内侧形成金属沉积层后，将叠层结构2的至少一个硅腔谐振单元11沿着边缘贯穿结构12进行切割，以形成本发明实施例提供的滤波器，示例性的，如图8所示，可将两个硅腔谐振单元11从叠层结构2中切割下来，形成滤波器，则该滤波器包括两个硅腔谐振单元11。值得注意的是，当沿着硅腔谐振单元11沿着边缘贯穿结构12进行切割时，会将通孔122切割形成通槽121。

s140、在顶层金属层形成至少一个槽线式阶梯阻抗谐振器，每个槽线式阶梯阻抗谐振器包括形成在顶层金属层的相互连通的多条槽线；槽线的深度与顶层金属层的厚度相等。

本实施例中，若滤波器包括两个硅腔谐振单元11，则可在两个硅腔谐振单元11上的顶层金属层设置一个槽线式阶梯阻抗谐振器13，槽线式阶梯阻抗谐振器13关于两个硅腔谐振单元11的边缘对称设置。

本实施例中，设置贯穿结构12与设置槽线式阶梯阻抗谐振器13的顺序可以互换，即在本实施中，还可以在滤波器的顶层金属层上设置槽线式阶梯阻抗谐振器13后，再进行各硅腔谐振单元11边缘的贯穿结构12的设置。

本发明实施例提供的滤波器的制作方法，滤波器包括至少一个硅腔谐振单元，至少一个硅腔谐振单元包括依次设置的底层金属层、高阻硅介质层和顶层金属层，并且每个硅腔谐振单元的边缘设置有多个贯穿底层金属层、高阻硅介质层和顶层金属层的贯穿结构，并在贯穿结构的内侧表面形成有金属沉积层，以形成用于谐振的硅腔，并且顶层金属层形成有槽线式阶梯阻抗谐振器，每个槽线式阶梯阻抗谐振器由形成在所述顶层金属层的相互连通的多条槽线组成。本发明滤波器设置阶梯阻抗谐振器以及硅腔谐振单元，使得滤波器通带内级数增加，在不增加电路尺寸的同时，展宽了滤波器带宽，并提升了带外抑制度，并且本发明实施例滤波器易于与半导体集成电路工艺集成。此外，高阻硅介质使得该毫米滤波器具有体积小、插损小的优点，减少了电磁波传输损耗。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。