闪存器件及其制造方法与流程

本发明涉及集成电路制造领域，特别涉及一种闪存器件及其制造方法。

背景技术：

闪存(flash)是一种电性可重复编程的只读存储器，由于其发展迅速，已经是存储器市场的支柱。与传统的电性可重复编程的只读存储器相比，闪存在进行电擦除和重复编程的工程中，并不需要在系统中加入额外的外部高电压，而且闪存具有存储单元密度大、集成度高、成本低的特点。目前，闪存由于其优良的性能，被广泛的应用在移动通讯、数据处理、智能终端、嵌入式系统等高新技术产业中，如个人电脑及其外部设备、汽车电子、网络交换机、互联网设备和仪器仪表，同时还包括新型的数码相机、个人数字助理、智能手机和平板电脑等。随着这些电子产品被越来越多人接受和使用，对闪存的功能、容量、功耗、体积等都提出了更高的要求。尤其如今小体积高性能的闪存已经成为市场的主流，这就要求其制作工艺的线宽越来越小，从0.13μm、90nm、65nm到50nm、40nm、20nm甚至更小，而当线宽的缩小，越来越多的小尺寸效应也会更为明显。

对于具有浮栅(fg)结构的闪存，具体就是在场效应晶体管(fet，fieldeffecttransistor)中加入浮栅，通过浮栅中电子的状态来存储一个比特(bit)的信息，即“0”或“1”。这种浮栅一般位于控制栅(cg)和隧穿氧化层(tunneloxide)之间，其中控制栅和浮栅之间由栅间介质层隔开。为了保证浮栅能够存储足够多的电子以及确保闪存器件的擦写速度，要求浮栅的尺寸不能做的太小。

具有浮栅结构的闪存器件的制造方法一般包括以下步骤：

首先，在衬底10上依次形成牺牲氧化层111和牺牲氮化层112，参阅图1a；

然后，依次刻蚀牺牲氮化层112、牺牲氧化层111和衬底10，以形成第一沟槽121，并对第一沟槽121进行填充后形成浅沟槽隔离结构122(sti)，参阅图1b和1c；

然后，去除牺牲氮化层112和牺牲氧化层111，并对浅沟槽隔离结构122的侧壁进行回刻蚀后形成位于衬底10上的第二沟槽131，接着，可以向衬底10中进行离子注入形成阱区132，参阅图1d；

然后，在第二沟槽131中自下向上依次形成隧穿氧化层141和浮栅142，参阅图1e；

然后，回刻蚀浅沟槽隔离结构122，使得浅沟槽隔离结构122的顶表面低于浮栅142的顶表面且高于隧穿氧化层141的顶表面，参阅图1f；

然后，在浮栅142的顶部依次形成栅间介质层151和控制栅152，参阅图1g。

从以上具有浮栅结构的闪存器件的制造步骤中可看出，为了增大浮栅的尺寸，可以考虑增大浮栅的厚度或宽度，但如果将浮栅的厚度做的太大，会使得后续填充介质层的工艺出现异常(例如会有空洞产生)，进而导致bit和bit之间出现大的漏电，因此，只能选择增大浮栅的横向宽度。但是如果浮栅的横向宽度增大，相邻浮栅之间横向的距离就会减小，从而导致相邻bit之间的相互耦合作用(即相邻浮栅之间的串扰)增大，进而影响闪存器件的编程、擦写状态，使得闪存器件的可靠性降低。

因此，如何对现有的具有浮栅结构的闪存器件的制造工艺进行改善，以使得在浮栅的宽度增大的同时，浮栅之间的串扰也能得到降低，进而提高闪存器件的可靠性是目前亟需解决的问题。

技术实现要素：

本发明的目的在于提供一种闪存器件及其制造方法，使得在浮栅的宽度增大的同时，也能够降低浮栅之间的串扰，进而使得闪存器件的可靠性得到提高。

为实现上述目的，本发明提供了一种闪存器件的制造方法，包括：

提供一衬底，在所述衬底上形成多个浅沟槽隔离结构，所述浅沟槽隔离结构的顶表面高于所述衬底的顶表面；

回刻蚀所述浅沟槽隔离结构的侧壁，以在相邻的所述浅沟槽隔离结构之间的所述衬底上形成第一沟槽，所述第一沟槽顶部的宽度大于其底部的宽度；

形成浮栅于所述第一沟槽中，所述浮栅顶部的宽度大于其底部的宽度；

回刻蚀所述浅沟槽隔离结构的顶部，以形成暴露出所述浮栅的侧壁的第二沟槽，所述第二沟槽底部的宽度大于其顶部的宽度；以及，

形成填充层于所述第二沟槽中，所述填充层的侧壁与所述浮栅底部的侧壁之间形成空洞。

可选的，在所述衬底上形成浅沟槽隔离结构的步骤包括：

形成牺牲层于所述衬底上；

依次刻蚀所述牺牲层和所述衬底，以形成第三沟槽；

填充隔离氧化层于所述第三沟槽中，所述隔离氧化层将所述第三沟槽填满，并将所述牺牲层掩埋在内；

采用化学机械研磨工艺研磨所述隔离氧化层，并停止在所述牺牲层的顶表面上；以及，

去除所述牺牲层。

可选的，形成所述牺牲层的步骤包括：依次在所述衬底上形成牺牲氧化层和牺牲氮化层。

可选的，多次回刻蚀所述浅沟槽隔离结构的侧壁，以使得所述第一沟槽的侧壁包含至少一层台阶。

可选的，形成所述浮栅于所述第一沟槽中之前，先形成隧穿氧化层于所述第一沟槽的底部。

可选的，形成所述第一沟槽之后，以及形成所述隧穿氧化层之前，对所述衬底进行离子注入，以在所述衬底中形成阱区。

可选的，形成所述填充层于所述第二沟槽中的步骤包括：

沉积填充层于所述第二沟槽中，所述填充层的侧壁与靠近所述浅沟槽隔离结构的顶表面的所述浮栅的底部的侧壁之间形成空洞，且所述填充层将所述浮栅掩埋在内；

采用化学机械研磨工艺研磨所述填充层，并停止在所述浮栅的顶表面上；以及，

去除部分厚度的所述填充层，以使得所述填充层的顶表面低于所述浮栅的顶表面且高于所述空洞。

可选的，所述填充层的材质包括氧化硅、氮化硅或氧化硅-氮化硅-氧化硅。

可选的，在形成所述填充层于所述第二沟槽中之后，依次形成栅间介质层和控制栅于所述浮栅上。

本发明还提供了一种闪存器件，包括：

一具有浅沟槽隔离结构的衬底；

位于相邻的所述浅沟槽隔离结构间的所述衬底上的浮栅，所述浮栅顶部的宽度大于其底部的宽度；以及，

位于相邻的所述浮栅间的所述浅沟槽隔离结构上的所述填充层，所述填充层的侧壁与所述浮栅底部的侧壁之间形成空洞。

可选的，所述闪存器件还包括位于所述浮栅与所述衬底之间的隧穿氧化层。

可选的，所述衬底中包含一阱区。

可选的，所述空洞位于所述填充层的侧壁与靠近所述浅沟槽隔离结构的顶表面的所述浮栅的底部的侧壁之间，所述填充层的顶表面低于所述浮栅的顶表面且高于所述空洞。

可选的，所述填充层的材质包括氧化硅、氮化硅或氧化硅-氮化硅-氧化硅。

可选的，所述闪存器件还包括位于所述浮栅上的栅间介质层和控制栅。

与现有技术相比，本发明的技术方案具有以下有益效果：

1、本发明的闪存器件的制造方法，先通过回刻蚀浅沟槽隔离结构的侧壁以形成顶部的宽度大于其底部的宽度的第一沟槽，并形成浮栅于第一沟槽中，再通过回刻蚀浅沟槽隔离结构的顶部以形成暴露出浮栅的侧壁的第二沟槽，并形成填充层于第二沟槽中，且填充层的侧壁与浮栅底部的侧壁之间形成空洞，以使得在浮栅的宽度增大的同时，也能够降低浮栅之间的串扰，进而使得闪存器件的可靠性得到提高。

2、本发明的闪存器件，由于位于相邻浮栅间的浅沟槽隔离结构上的填充层与浮栅底部的侧壁之间形成有空洞，使得在浮栅的宽度增大的同时，也能够降低浮栅之间的串扰，进而使得闪存器件的可靠性得到提高。

附图说明

图1a～1g是现有的闪存器件的制造方法中的器件示意图；

图2是本发明一实施例的闪存器件的制造方法的流程图；

图3a～3j是图2所示的闪存器件的制造方法中的器件示意图。

其中，附图1a～3j的附图标记说明如下：

10-衬底；111-牺牲氧化层；112-牺牲氮化层；121-第一沟槽；122-浅沟槽隔离结构；131-第二沟槽；132-阱区；141-隧穿氧化层；142-浮栅；151-栅间介质层；152-控制栅；20-衬底；21-牺牲层；211-牺牲氧化层；212-牺牲氮化层；22-浅沟槽隔离结构；221-第三沟槽；222-隔离氧化层；231-第一沟槽；2311-第一部分；2312-第二部分；232-阱区；241-隧穿氧化层；242-浮栅；243-第二沟槽；244-空洞；25-填充层；261-栅间介质层；262-控制栅。

具体实施方式

为使本发明的目的、优点和特征更加清楚，以下结合附图1a～3j对本发明提出的闪存器件及其制造方法作进一步详细说明。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。

本发明一实施例提供一种闪存器件的制造方法，参阅图2，图2是本发明一实施例的闪存器件的制造方法的流程图，所述闪存器件的制造方法包括：

步骤s1、提供一衬底，在所述衬底上形成多个浅沟槽隔离结构，所述浅沟槽隔离结构的顶表面高于所述衬底的顶表面；

步骤s2、回刻蚀所述浅沟槽隔离结构的侧壁，以在相邻的所述浅沟槽隔离结构之间的所述衬底上形成第一沟槽，所述第一沟槽顶部的宽度大于其底部的宽度；

步骤s3、形成浮栅于所述第一沟槽中，所述浮栅顶部的宽度大于其底部的宽度；

步骤s4、回刻蚀所述浅沟槽隔离结构的顶部，以形成暴露出所述浮栅的侧壁的第二沟槽，所述第二沟槽底部的宽度大于其顶部的宽度；

步骤s5、形成填充层于所述第二沟槽中，所述填充层的侧壁与所述浮栅底部的侧壁之间形成空洞。

下面参阅图3a～3j更为详细的介绍本实施例提供的闪存器件的制造方法，图3a～3j是图2所示的闪存器件的制造方法中的器件示意图。

首先，参阅图3a～3d，按照步骤s1，提供一衬底20，在所述衬底20上形成多个浅沟槽隔离结构22，所述浅沟槽隔离结构22的顶表面高于所述衬底20的顶表面。

其中，在所述衬底20上形成浅沟槽隔离结构22的步骤包括：首先，形成牺牲层21于所述衬底20上，如图3a所示；然后，依次刻蚀所述牺牲层21和所述衬底20，以形成第三沟槽221，如图3b所示；然后，填充隔离氧化层222于所述第三沟槽221中，所述隔离氧化层222将所述第三沟槽221填满，并将所述牺牲层21掩埋在内；然后，采用化学机械研磨工艺研磨所述隔离氧化层222，并停止在所述牺牲层21的顶表面上，如图3c所示；然后，去除所述牺牲层21，以使得形成的所述浅沟槽隔离结构22的顶表面高于所述衬底20的顶表面，如图3d所示。其中，从图3a中可看出，形成所述牺牲层21的步骤可以包括：依次在所述衬底20上形成牺牲氧化层211和牺牲氮化层212。所述隔离氧化层222与所述牺牲氧化层211的材质可以为氧化硅，所述牺牲氮化层212的材质可以为氮化硅。形成所述牺牲层21和填充所述隔离氧化层222的方法可以包括化学气相沉积、物理气相沉积等，刻蚀所述牺牲层21和所述衬底20以及去除所述牺牲层21的方法可以为干法刻蚀或湿法刻蚀。

然后，参阅图3e，按照步骤s2，回刻蚀所述浅沟槽隔离结构22的侧壁，以在相邻的所述浅沟槽隔离结构22之间的所述衬底20上形成第一沟槽231，所述第一沟槽231顶部的宽度大于其底部的宽度。本实施例中，可以通过多次回刻蚀所述浅沟槽隔离结构22的侧壁，以使得所述第一沟槽231的侧壁包含至少一层台阶，进而使得所述第一沟槽231顶部的宽度大于其底部的宽度。从图3e中可看出，所述第一沟槽231的侧壁包含一层台阶，使得所述第一沟槽231由第一部分2311和第二部分2312构成，所述第一沟槽231的第一部分2311的垂直于所述衬底20表面的截面的宽度大于第二部分2312的垂直于所述衬底20表面的截面的宽度，可以先采用开口图形尺寸相对较小的掩膜板进行曝光得到开口尺寸较小的掩膜层，然后以该掩膜层为掩膜回刻蚀所述浅沟槽隔离结构22的侧壁，再采用另一开口图形尺寸相对较大的掩膜板进行曝光得到开口尺寸较大的掩膜层，然后以该掩膜层为掩膜回刻蚀所述浅沟槽隔离结构22的侧壁，以得到所述第一沟槽231的第一部分2311和第二部分2312。而当所述第一沟槽231的侧壁包含两层台阶时，可通过三次回刻蚀所述浅沟槽隔离结构22的侧壁得到，具体过程不再赘述。其他实施例中，所述第一沟槽231的侧壁也可以不是台阶状，所述第一沟槽231的宽度可以从下向上逐渐增大(即所述第一沟槽231的纵向截面形状为倒梯形)，即所述第一沟槽231的侧壁向所述浅沟槽隔离结构22的方向倾斜，以使得所述第一沟槽231顶部的宽度大于其底部的宽度。

然后，参阅图3f，按照步骤s3，形成浮栅242于所述第一沟槽231中，所述浮栅242顶部的宽度大于其底部的宽度。本实施例中，结合步骤s2中提出的所述第一沟槽231的侧壁包含一层台阶时，从图3f中可看出，所述浮栅242的纵向截面呈t形结构。其他实施例中，即步骤s2中提出的所述第一沟槽231的宽度从下向上逐渐增大，则所述浮栅242的纵向截面呈倒梯形结构。形成所述浮栅242于所述第一沟槽231中之前，先形成隧穿氧化层241于所述第一沟槽231的底部。并且，形成所述第一沟槽231之后，以及形成所述隧穿氧化层241之前，可以对所述衬底20进行离子注入，以在所述衬底20中形成阱区232。所述阱区232可以包含p型或n型的离子。形成所述隧穿氧化层241和所述浮栅242的方法可以包括化学气相沉积、物理气相沉积等，所述隧穿氧化层241的材质可以为氧化硅，所述浮栅242的材质可以为多晶硅。

然后，参阅图3g，按照步骤s4，回刻蚀所述浅沟槽隔离结构22的顶部，以形成暴露出所述浮栅242的侧壁的第二沟槽243，所述第二沟槽243底部的宽度大于其顶部的宽度。回刻蚀所述浅沟槽隔离结构22的顶部之后，所述第二沟槽243的底壁可以与所述隧穿氧化层241的顶表面齐平；或者，所述第二沟槽243的底壁略低于所述隧穿氧化层241的顶表面，例如与所述衬底20的顶表面齐平；再或者，所述第二沟槽243的底壁略高于所述隧穿氧化层241的顶表面，但是，所述第二沟槽243的底壁的高度需不影响后续形成的所述填充层25的侧壁与所述浮栅242底部的侧壁之间形成空洞244。形成所述第二沟槽243的方法可以包括湿法刻蚀、干法刻蚀，或者，湿法刻蚀与干法刻蚀相结合。

最后，参阅图3h～3j，按照步骤s5，形成填充层25于所述第二沟槽243中，所述填充层25的侧壁与所述浮栅242底部的侧壁之间形成空洞244。形成所述填充层25于所述第二沟槽243中的步骤包括：先沉积填充层25于所述第二沟槽243中，所述填充层25的侧壁与靠近所述浅沟槽隔离结构22的顶表面的所述浮栅242的底部的侧壁之间形成空洞244，且所述填充层25将所述浮栅242掩埋在内；然后，采用化学机械研磨工艺研磨所述填充层25，并停止在所述浮栅242的顶表面上，如图3h所示；然后，去除部分厚度的所述填充层25，以使得所述填充层25的顶表面低于所述浮栅242的顶表面且高于所述空洞244，如图3i所示。所述填充层25的顶表面低于所述浮栅242的顶表面使得所述浮栅242与之后形成的控制栅262之间的耦合率得到增大，进而提升闪存器件的可编程和擦除率。所述空洞244的纵向截面的形状可以为单个方形、多个方形结合或三角形等，而所述空洞244的纵向截面的形状主要由步骤s2中的回刻蚀所述浅沟槽隔离结构22的侧壁的次数和工艺参数决定。例如，当所述空洞244的纵向截面的形状为单个方形时，即上述步骤s2中对所述浅沟槽隔离结构22的侧壁进行了两次的回刻蚀；当所述空洞244的纵向截面的形状为多个方形结合时，即上述步骤s2中对所述浅沟槽隔离结构22的侧壁进行了至少三次的回刻蚀。当然，所述空洞244的纵向截面的形状也会受到形成填充层25于所述第二沟槽243中的工艺的影响。

另外，在沉积形成所述填充层25于所述第二沟槽243中的过程中，通过控制沉积工艺的沉积速度等制程参数，以使得所述填充层25上的等离子体缺陷得到降低，进而使得形成的所述填充层25的表面更加平整且具有均匀的界面电荷，从而使得闪存器件的均匀性和可靠性得到提高。并且，所述填充层25的材质的流动性较差，使得所述填充层25的侧壁与所述浮栅242底部的侧壁之间更容易形成所述空洞244；同时，由于所述填充层25的材质的流动性差，使得所述填充层25具有更好的界面态，进而也使得闪存器件的均匀性和可靠性得到提高。所述填充层25的材质可以包括氧化硅、氮化硅或氧化硅-氮化硅-氧化硅(ono)等。另外，由于所述填充层25的侧壁与所述浮栅242底部的侧壁之间存在所述空洞244，使得在所述浮栅242的宽度增大到满足工艺需求的同时，相邻的所述浮栅242之间的横向距离也能得到增大，以减小相邻所述浮栅242之间的串扰；而且，所述空洞244中是空气，而空气的介电常数低，使得相邻的所述浮栅242之间的串扰进一步降低，进而使得闪存器件的可靠性得到提高。

另外，从图3j中可看出，在形成所述填充层25于所述第二沟槽243中之后，依次形成栅间介质层261和控制栅262于所述浮栅242上。可以先依次沉积所述栅间介质层261和控制栅262的材料于所述浮栅242和所述填充层25上，再刻蚀去除所述填充层25上的材料，以在所述浮栅242上形成所述栅间介质层261和控制栅262。所述栅间介质层261的材质可以包括氧化硅、氮化硅或氧化硅-氮化硅-氧化硅(ono)等，所述控制栅262的材质可以为多晶硅。

另外，上述步骤s1至步骤s5的闪存器件的制造方法特别适用于制造55nm节点以下的闪存器件，而且制作工艺简单，较易实现。

综上所述，本发明提供的闪存器件的制造方法，包括：提供一衬底，在所述衬底上形成多个浅沟槽隔离结构，所述浅沟槽隔离结构的顶表面高于所述衬底的顶表面；回刻蚀所述浅沟槽隔离结构的侧壁，以在相邻的所述浅沟槽隔离结构之间的所述衬底上形成第一沟槽，所述第一沟槽顶部的宽度大于其底部的宽度；形成浮栅于所述第一沟槽中，所述浮栅顶部的宽度大于其底部的宽度；回刻蚀所述浅沟槽隔离结构的顶部，以形成暴露出所述浮栅的侧壁的第二沟槽，所述第二沟槽底部的宽度大于其顶部的宽度；以及，形成填充层于所述第二沟槽中，所述填充层的侧壁与所述浮栅底部的侧壁之间形成空洞。通过本发明的技术方案，使得在浮栅的宽度增大的同时，也能够降低浮栅之间的串扰，进而使得闪存器件的可靠性得到提高。

本发明一实施例提供一种闪存器件，从图3j中可看出，所述半导体器件包括衬底20、浮栅242和填充层25，所述衬底20具有浅沟槽隔离结构22；所述浮栅242位于相邻的所述浅沟槽隔离结构22间的所述衬底20上，所述浮栅242顶部的宽度大于其底部的宽度；以及，所述填充层25位于相邻的所述浮栅242间的所述浅沟槽隔离结构22上，所述填充层25的侧壁与所述浮栅242底部的侧壁之间形成空洞244。

下面参阅图3j详细描述本实施例提供的闪存器件：

所述衬底20具有浅沟槽隔离结构22，所述浅沟槽隔离结构22的顶表面与所述衬底20的顶表面齐平；或者，所述浅沟槽隔离结构22的顶表面高于所述衬底20的顶表面，但是所述浅沟槽隔离结构22的顶表面的高度不影响所述填充层25的侧壁与所述浮栅242底部的侧壁之间形成空洞244，例如，所述浅沟槽隔离结构22的顶表面可以与之后形成的隧穿氧化层241的顶表面齐平。所述衬底20中可包含一阱区232，所述阱区232中可包含p型或n型的离子。

所述浮栅242位于相邻的所述浅沟槽隔离结构22间的所述衬底20上，所述浮栅242顶部的宽度大于其底部的宽度。所述浮栅242与所述衬底20之间还可包括隧穿氧化层241。所述浮栅242的纵向截面可以呈t形结构，以使得在t形结构的横向两端的下方形成空洞244；或者，所述浮栅242的纵向截面呈倒梯形结构，以使得在所述浮栅242底部的侧壁与所述填充层25的侧壁之间形成空洞244。所述空洞244的纵向截面的形状可以为单个方形、多个方形结合或三角形等。所述隧穿氧化层241的材质可以为氧化硅，所述浮栅242的材质可以为多晶硅。

所述填充层25位于相邻的所述浮栅242间的所述浅沟槽隔离结构22上，所述空洞244位于所述填充层25的侧壁与靠近所述浅沟槽隔离结构22的顶表面的所述浮栅242的底部的侧壁之间。所述填充层25的顶表面低于所述浮栅242的顶表面且高于所述空洞244。所述填充层25的顶表面低于所述浮栅242的顶表面使得所述浮栅242与之后形成的控制栅262之间的耦合率得到增大，进而提升闪存器件的可编程和擦除率。所述填充层25的材质可以包括氧化硅、氮化硅或氧化硅-氮化硅-氧化硅(ono)等。另外，由于所述填充层25上的等离子体缺陷得到降低，使得形成的所述填充层25的表面更加平整且具有均匀的界面电荷，进而使得闪存器件的均匀性和可靠性得到提高。并且，所述填充层25的材质的流动性较差，使得所述填充层25的侧壁与所述浮栅242底部的侧壁之间更容易形成所述空洞244；同时，由于所述填充层25的材质的流动性差，使得所述填充层25具有更好的界面态，进而也使得闪存器件的均匀性和可靠性得到提高。另外，由于所述填充层25的侧壁与所述浮栅242底部的侧壁之间存在所述空洞244，使得在所述浮栅242的宽度增大到满足工艺需求的同时，相邻的所述浮栅242之间的横向距离也能得到增大，以减小相邻所述浮栅242之间的串扰；而且，所述空洞244中是空气，而空气的介电常数低，使得相邻的所述浮栅242之间的串扰进一步降低，进而使得闪存器件的可靠性得到提高。

另外，所述浮栅242上还包括栅间介质层261和控制栅262。所述栅间介质层261的材质可以包括氧化硅、氮化硅或氧化硅-氮化硅-氧化硅(ono)等，所述控制栅262的材质可以为多晶硅。

综上所述，本发明提供的闪存器件，包括：一具有浅沟槽隔离结构的衬底；位于相邻的所述浅沟槽隔离结构间的所述衬底上的浮栅，所述浮栅顶部的宽度大于其底部的宽度；以及，位于相邻的所述浮栅间的所述浅沟槽隔离结构上的所述填充层，所述填充层的侧壁与所述浮栅底部的侧壁之间形成空洞。本发明提供的闪存器件使得在浮栅的宽度增大的同时，也能够降低浮栅之间的串扰，进而使得闪存器件的可靠性得到提高。

上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。