印刷电路板和包括该印刷电路板的半导体封装件的制作方法

相关申请的交叉引用

本申请要求于2018年8月13日在韩国知识产权局提交的韩国专利申请no.10-2018-0094626的权益，该公开的全部内容通过引用并入本文。

本发明构思涉及印刷电路板和/或包括该印刷电路板的半导体封装件，并且更具体地，涉及用于安装半导体芯片的印刷电路板和/或涉及包括其上安装了半导体芯片的印刷电路板的半导体封装件。

背景技术：

通常，通过将半导体芯片安装在封装衬底上、将形成在封装衬底上的特定电路图案电连接到半导体芯片、然后用模制材料模制半导体芯片，来制造半导体封装件。当半导体封装件具有倒装芯片结构(其中半导体芯片和封装衬底通过使用布置在其间的凸块彼此连接)时，执行底部填充工艺以用模制材料填充半导体芯片与封装衬底之间的空间。

技术实现要素：

本发明构思提供了印刷电路板和/或包括该印刷电路板的半导体封装件。

根据本发明构思的示例实施例，半导体封装件包括封装衬底，其包括安装区域和布置在安装区域中的至少一个通孔，以及安装在所述安装区域上的半导体芯片，所述半导体芯片包括第一侧和第二侧，所述半导体芯片的所述第二侧与所述半导体芯片的所述第一侧相对，所述半导体芯片的所述第二侧比所述半导体芯片的所述第一侧更靠近所述封装衬底的所述至少一个通孔。

根据本发明构思的示例实施例，半导体封装件包括封装衬底；安装在封装衬底上的半导体芯片，所述半导体芯片包括第一侧和与所述第一侧相对的第二侧；以及模制层，其包括所述半导体芯片和所述封装衬底的第一表面之间的底部填充部分；以及至少一个延伸部分，其穿透所述封装衬底，所述延伸部分在所述半导体芯片的所述第一侧与所述半导体芯片的所述第二侧之间，所述延伸部分到所述半导体芯片的所述第二侧的距离小于所述延伸部分到所述半导体芯片的所述第一侧的距离。

根据本发明构思的示例实施例，用于模制底部填充工艺的印刷电路板，其中沿一个方向注入模制材料，所述印刷电路板包括衬底基体，其包括第一侧和与所述第一侧相对的第二侧，所述衬底基体的所述第一侧是注入模制材料的一侧，以及穿透所述衬底基体的至少一个通孔，所述至少一个通孔被配置为通过所述至少一个通孔接收所述模制材料，所述至少一个通孔到所述衬底基体的所述第二侧的距离小于所述至少一个通孔到所述衬底基体的所述第一侧的距离。

附图说明

通过结合附图和以下详细描述，将更清楚的理解本发明构思的示例实施例，其中：

图1a至图1d是根据示例实施例的用于说明半导体封装件的图；

图2a至图2e是根据示例实施例的用于说明半导体封装件的图；

图3至图8是根据示例实施例的用于说明制造图1a至图1d中示出的半导体封装件的方法的图；并且

图9a至图16b是根据一些示例实施例的用于说明封装衬底的通孔的图。

具体实施方式

在下文中，参考附图详细描述本发明构思的一些示例实施例。相同的附图标记用于附图中相同的组成元件，并且省略对其的重复描述。

虽然在示例实施例的描述中使用了术语“相同”，但是应当理解可能存在一些不精确性。因此，当一个元件被称为与另一个元件相同时，应当理解，该一个元件在期望的制造公差范围(例如，±10％)内与该另一个元件相同。

当在本说明书中结合数值使用术语“约”或“基本上”时，意图是关联的数值包括所述数值周围的制造公差(例如，±10％)。此外，当词“通常”和“基本”结合几何形状使用时，意图是几何形状不是必须精确，但形状的宽容度(latitude)在本发明的范围内。

图1a至图1d是根据示例实施例的用于说明半导体封装件10的图。图1a是半导体封装件10的分解透视图，图1b是半导体封装件10的平面图，图1c是沿着图1b中的线ic-ic’截取的半导体封装10件的横截面图，并且图1d是沿着图1b中的线id-id’截取的半导体封装件10的横截面图。

参考图1a至图1d，半导体封装件10可包括封装衬底100和半导体芯片200。

封装衬底100可包括例如印刷电路板(pcb)。封装衬底100可包括衬底基体110、在衬底基体110的第一表面(或顶部表面)118中的顶部连接焊盘121、以及在衬底基体110的第二表面(或底部表面)119中的底部连接焊盘123。

衬底基体110可形成封装衬底100的整体外观，并且可包括酚醛树脂、环氧树脂和聚酰亚胺的至少一种材料。用于将顶部连接焊盘121电连接到底部连接焊盘123的内部互连结构可设置在衬底基体110中。顶部连接焊盘121可连接到半导体芯片200的底表面上的导电连接结构220，并且底部连接焊盘123可连接到外部连接端子500。

衬底基体110可包括安装区域111，半导体芯片200安装在安装区域111上。安装区域111可为安装半导体芯片200的区域。安装区域111和半导体芯片200可在垂直方向(例如，第三方向d3)上基本彼此重叠。因为安装区域111在垂直方向上与半导体芯片200重叠，所以安装区域111的形状和/或尺寸可与半导体芯片200相同或基本相似。此外，当第一方向d1被定义为垂直于半导体芯片200的第一侧210e1的方向，并且第二方向d2被定义为平行于半导体芯片200的第一侧210e1的方向时，安装区域111的中心c1和半导体芯片200的中心c2可在平行于第一方向d1和第二方向d2的平面上彼此重合。此外，半导体芯片200在第一方向d1上的第一宽度w1可与安装区域111在第一方向d1上的宽度基本相同或基本相似，并且半导体芯片200在第二方向d2上的第二宽度w2可基本上等于安装区域111在第二方向d2上的宽度。

半导体芯片200可安装在封装衬底100的安装区域111上。半导体芯片200可以倒装芯片的方式安装在封装衬底100上。例如，半导体芯片200可经由多个导电连接结构220(例如，凸块)连接到封装衬底100的顶部连接焊盘121。

半导体芯片200可包括例如存储器芯片。所述存储器芯片可包括易失性存储器半导体芯片(例如，动态随机存取存储器(dram)和静态ram(sram))或者非易失性存储器芯片(例如，相变ram(pram)、磁抗ram(mram)、铁电ram(feram)和电阻式ram(rram))。半导体芯片200可包括例如逻辑芯片，例如中央处理单元(cpu)、微处理单元(mpu)和应用处理器(ap)。

虽然半导体封装件10示出为包括图1a至图1d中的一个半导体芯片，但是半导体封装件10可包括多个半导体芯片。例如，半导体芯片200可为多个半导体芯片垂直堆叠的芯片堆叠件。

封装衬底100可包括垂直地穿透衬底基体110的通孔130。通孔130可布置在封装衬底100的安装区域111中，并且当在平面图中观察时可与安装区域111的中心c1或半导体芯片200的中心c2间隔一定距离。

例如，相对于第二方向d2上的与安装区域111的中心c1相交的中心线，通孔130可在第一方向d1上与该中心线间隔一定距离。换言之，通孔130可布置在安装区域111的第一侧111e1和与安装区域111的第一侧111e1相对的安装区域111的第二侧111e2之间，并且通孔130到安装区域111的第二侧111e2的距离小于通孔130到安装区域111的第一侧111e1的距离。换言之，通孔130可布置在半导体芯片200的第一侧210e1和与半导体芯片200的第一侧210e1相对的半导体芯片200的第二侧210e2之间，并且通孔130到半导体芯片200的第二侧210e2的距离小于通孔130到半导体芯片200的第一侧210e1的距离。

在示例实施例中，通孔130和安装区域111的第一侧111e1之间在第一方向d1上的第一距离m1可大于通孔130和安装区域111的第二侧111e2之间在第一方向d1上的第二距离m2。第一距离m1可约为第二距离m2的约1.2倍至约4倍或约1.5倍至约3倍。在一些示例实施例中，第一距离m1可约为第二距离m2的两倍。第一距离m1可等于或基本类似于通孔130和半导体芯片200的第一侧210e1之间在第一方向d1上的距离，并且第二距离m2可等于或基本类似于通孔130和半导体芯片200的第二侧210e2之间在第一方向d1上的距离。

此外，当在关于平行于第一方向d1和第二方向d2的平面的平面图中投影或观看时，封装衬底100的中心可通常与安装区域111的中心c1和/或半导体芯片200的中心c2重合。在这种情况下，当封装衬底100的靠近半导体芯片200的第一侧210e1的一侧可被称为封装衬底100的第一侧110e1，并且与封装衬底100的第一侧110e1相对的另一侧可被称为封装衬底100的第二侧110e2时，通孔130到封装衬底100的第二侧110e2的距离可小于通孔130到封装衬底100的第一侧110e1的距离。

虽然未在图1a至图1d中示出，但是底部填充材料层可布置在封装衬底100和半导体芯片200之间。底部填充材料层可填充在封装衬底100和半导体芯片200之间，并且可覆盖封装衬底100和半导体芯片200之间的多个导电连接结构220。

例如，可通过底部填充工艺形成填充在封装衬底100和半导体芯片200之间的底部填充材料层。这里，封装衬底100的通孔130可用作用于排出空气的通气孔，以防止在底部填充工艺期间在封装衬底100和半导体芯片200之间发生空隙缺陷。稍后参考图3至图8描述在模制工艺中经由通孔130排出空气的工艺。

图2a至图2e是根据示例实施例的用于说明半导体封装件10a的图。图2a是半导体封装件10a的透视图，图2b是半导体封装件10a的平面图，图2c是半导体封装件10a沿着图2b中的线iic-iic’截取的横截面图，图2d是半导体封装件10a沿着图2b的线iid-iid’截取的横截面图，图2e是半导体封装件10a沿着图2b的线iie-iie’截取的横截面图。图2a至图2e示出的半导体封装件10a可与图1a至图1d中示出的半导体封装件10相同或基本相似，除了半导体封装件10a还包括模制层300。

参考图2a至图2e，半导体封装件10a可包括封装衬底100、安装在封装衬底100上的半导体芯片200以及模制层300。

模制层300可包括覆盖半导体芯片200的外部的顶部模制部分310和填充半导体芯片200和封装衬底100之间的空间的底部填充部分320。在示例实施例中，模制层300可通过模制底部填充(muf)工艺形成，该工艺通过一次性模制工艺模制封装衬底100与半导体芯片200之间的空间，并且模制半导体芯片200的外部。顶部模制部分310和底部填充部分320可包括相同的模制材料。例如，模制层300可包括环氧模制化合物。

模制层300可包括填充通孔130的至少一部分的延伸部分330。延伸部分330可连接到底部填充部分320并且穿透封装衬底100。延伸部分330可完全填充通孔130。然而，示例实施例不限于此。在一些示例性实施例中，延伸部分330可仅填充通孔130的一部分。延伸部分330可通过模制工艺形成，其中在muf工艺期间已经在封装衬底100和半导体芯片200之间流动的模制材料流入通孔130中，并且固化已经流入通孔130中的模制材料。

如上所述，因为封装衬底100的通孔130与安装区域(图1a中的111)的中心(图1a中的c1)和/或半导体芯片200的中心c2间隔开，所以填充通孔130的延伸部分330可与安装区域111的中心c1和/或半导体芯片200的中心c2间隔一定的距离。

在实施例中，延伸部分330可布置在安装区域111的第一侧111e1和安装区域111的第二侧111e2之间，并且延伸部分330到安装区域111的第二侧111e2的距离小于延伸部分330到安装区域111的第一侧111e1的距离。换言之，延伸部分330可布置在半导体芯片200的第一侧210e1和半导体芯片200的第二侧210e2之间，并且延伸部分330到半导体芯片200的第二侧210e2的距离小于延伸部分330到半导体芯片200的第一侧210e1的距离。

在实施例中，延伸部分330和半导体芯片200的第一侧210e1之间在第一方向d1上的第三距离m3可大于延伸部330和半导体芯片200的第二侧210e2之间在第一方向d1上的第四距离m4。第三距离m3可为第四距离m4的约1.2倍至约4倍或约1.5倍至约3倍。在一些示例实施例中，第三距离m3可为第四距离m4的大约两倍。

此外，当在关于平行于第一方向d1和第二方向d2的平面的平面图中投影或观看时，封装衬底100的中心可与安装区域111的中心(图1a中的c1)或半导体芯片200的中心(图1a中的c2)重合。在这种情况下，延伸部分330到封装衬底100的第二侧110e2的距离可小于延伸部分330到封装衬底100的第一侧110e1的距离。

模制层300可包括设置在封装衬底100的第二表面119上的底部模制部分340。底部模制部分340可连接到填充通孔130的延伸部分330。底部模制部分340可具有在封装衬底100的第二表面119上沿一个方向延伸的形状。例如，底部模制部件340可沿第一方向d1在封装衬底100的第二表面119上延伸。底部模制部分340可通过模制工艺形成，其中已经流过通孔130的模制材料在muf工艺期间流过封装衬底100的第二表面119与底部模具(例如，图7中的620)之间的空间，并且固化已经流过封装衬底100的第二表面119与底部模具(例如，图7中的620)之间的空间的模制材料。

如图2d所示，底部模制部分340可在第一方向d1上从封装衬底100的第一侧110e1延伸到封装衬底100的第二侧110e2。在一些示例实施例中，底部模制部分340的一侧可与封装衬底100的第一侧110e1隔开，或者底部模制部分340的另一侧可与封装衬底100的第二侧110e2间隔开。

图3至图8是根据示例实施例的用于说明制造图1a至图1d中所示的半导体封装件10的方法的图。图3是示出衬底基体110和安装在其上的半导体芯片200的横截面图。图4至图7是示出使用模制装置600的模制工艺的横截面图。图8是示出在图6中表示为“viii”的区域中的衬底110和半导体芯片200之间流动的模制材料流动的视图。

参考图3，半导体芯片200可安装在衬底基体110上。半导体芯片200可安装在衬底基体110的安装区域(参考图1a中的111)上，并且可经由多个导电连接结构220(例如，凸块)连接至衬底基体110。例如，半导体芯片200可被置于衬底基体110上，使得半导体芯片200的底表面上的导电连接结构220被置于衬底基体110的顶部连接焊盘121中的对应的顶部连接焊盘上，并且可执行回流工艺，使得导电连接结构220被附接至顶部连接焊盘121中的对应的顶部连接焊盘。

在图2中，示出了将一个半导体芯片200安装在衬底基体110上。然而，示例实施例不限于此。在一些示例实施例中，可将多个半导体芯片200安装在衬底基体110上。换言之，衬底基体110可包括用于安装多个半导体芯片200的多个安装区域，并且可将多个半导体芯片200分别安装在多个安装区域上。在一些示例实施例中，衬底基体110可具有pcb条结构，其中连接多个pcb以提高制造半导体封装件10的工艺生产量。

参考图4至图7，模制装置600可执行muf工艺来形成模制层(例如，图2a中的300)。在顶部模具610和底部模具620之间注入的模制材料70可包括第一部分71、第二部分73、第三部分75和第四部分77。

首先，如图4所示，图3中示出的衬底基体110和半导体芯片200可布置在模制装置600的底部模具620与顶部模具610之间的腔630中。衬底基体110可通过例如真空抽吸或机械夹持方法固定到底部模具620。在这种情况下，半导体芯片200的第一侧210e1和衬底基体110的第一侧110e1可面向模制装置600的注入模制材料70的浇口部分(gatepart)641，并且半导体芯片200的第二侧210e2和衬底基体110的第二侧110e2可面向模制装置600的通过其释放空气的通气部分643。

参考图5至图7，将衬底基体110和半导体芯片200布置在底部模具620与顶部模具610之间之后，将顶部模具610和底部模具620彼此夹紧，并且可将模制材料70沿注入方向645注入在顶部模具610与底部模具620之间。例如，模制材料70可包括环氧模制化合物。

在模制工艺期间，可通过模制装置600的浇口部分641注入模制材料70，并且模制材料70从浇口部分641流向通气部分643。

如图5和图6所示，模制材料70可覆盖半导体芯片200并且填充半导体芯片200和衬底基体110之间的空间。

参考图4和图5，沿注入方向645流过半导体芯片200和衬底基体110之间的小间隙的模制材料70形成第一部分71。沿注入方向645在半导体芯片200的顶表面和顶部模具610之间流动的模制材料70形成第二部分73。因为针对流过半导体芯片200与衬底基体110之间的相对小的间隙的(用于形成第一部分71的)模制材料70的流动产生相对大的流动阻力，所以在半导体芯片200与衬底基体110之间流动的模制材料70以比在半导体芯片200的顶表面与顶部模具610之间流动的模制材料70慢的流速移动。

如图6所示，在通过使模制材料70从半导体芯片200的第一侧210e1流到半导体芯片200的第二侧210e2形成第二部分73之后，模制材料70可经历回流，这意味着模制材料70在半导体芯片200与衬底基体110之间沿与注入方向645相反的方向流动。因此，模制材料70可沿与注入方向645相反的方向在半导体芯片200和衬底基体110之间流动并且形成第三部分75。模制材料70的回流可与模制材料70的向前流动一起填充衬底基体110与半导体芯片200之间的空间。

通常，模制材料70的向前流动的流速和模制材料70的回流的流速可彼此不同，从而在衬底基体110和半导体芯片200之间引起缺陷(例如，空隙)。因为在模制材料70的向前流动填充衬底基体110与半导体芯片200之间的全部空间之前，模制材料70的回流沿与注入方向645相反的方向流动，所以可在由向前流动形成的第一部分71与由回流形成的第三部分75之间产生包括由第一部分71和第三部分75围绕的空气阱(airtrap)80。当在模制工艺期间不释放(或未固化)空气阱80时，未释放的空气阱80可保持在模制装置600内部的衬底基体110与半导体芯片200之间，从而导致例如空隙缺陷。然而，根据本发明构思的一些示例实施例，因为封装衬底100中包括的通孔130有助于在模制工艺期间释放衬底基体110和半导体芯片200之间的空气，所以可减轻或防止半导体芯片200和衬底基体110之间的空隙缺陷的发生。

参考图7，模制材料70通过通孔130在衬底基体110的底部表面119和底部模具620之间流动，并且形成覆盖衬底基体110的底部表面119的至少一部分的第四部分77。

此外，如图6和图8所示，由第一部分71和第三部分75围绕的空气阱80可形成在半导体芯片200的中心c2和半导体芯片200的第二侧210e2之间。随着半导体芯片200的尺寸增加，半导体芯片200在第一方向上的第一宽度w1可增加，从而导致空气阱80形成在更加远离半导体芯片200的中心c2的位置处。在通孔130形成在半导体芯片200的中心c2处或形成在半导体芯片200的中心c2与半导体芯片200的第一侧210e1之间的情况下，可不释放空气并且将空气保留在填充衬底基体110与半导体芯片200之间的空间的模制层内，从而导致例如空隙缺陷。然而，根据图示的示例实施例，通孔130形成在产生空气阱80的位置(例如，半导体芯片200的中心c2和半导体芯片200的第二侧210e2之间的位置)处，并且因此可通过通孔130释放陷在模制材料70的第一部分71和第三部分75之间的空气。因此，可减轻或防止半导体芯片200和衬底基体110之间的空隙缺陷的发生。

此外，在穿透衬底基体110的通孔130形成在半导体芯片200的中心c2处或形成在半导体芯片200的中心c2与半导体芯片200的第一侧210e1之间的情况下，孔附近的模制材料70的流速可随着模制材料70的一部分流过孔而减小，孔附近的模制材料70的流速可能变得不平衡。然而，根据本发明构思的实施例，通孔130仅形成在半导体芯片200的中心c2和半导体芯片200的第二侧210e2之间。因此，可减少或去除衬底基体110和半导体芯片200之间的模制材料70的向前流动和回流之间的流速的差异。

图9a至图16b是根据一些示例实施例的用于说明封装衬底的通孔130a、130b、130c、130d、130e、130f、130g和130h的图。除了通孔130a、130b、130c、130d、130e、130f、130g和130h的数字和/或结构之外，图9a至图16b的描述可与图1a至图1d中示出的半导体封装件10的描述或与图2a至图2e中示出的半导体封装件10a的描述基本相同或基本相似。

参考图9a和图9b、以及图1a，封装衬底100可包括安装区域111的中心c1和半导体芯片200的第二侧210e2之间的多个通孔130a。

多个通孔130a可布置在安装区域111的中心c1和安装区域111的第二侧面111e2之间，并且可在第一方向d1上彼此间隔开。虽然在图9中示出了三个通孔130a形成在封装衬底100中，但是本发明构思的示例实施例不限于此。根据一些示例实施例，可以在封装衬底100中形成两个或多于四个通孔130a。

例如，当半导体芯片200在第一方向d1上的第一宽度w1大于半导体芯片200在第二方向d2上的第二宽度w2时，半导体芯片200和封装衬底100之间的空气阱80可形成为在第一方向d1上具有细长形状。这里，通过在第一方向d1上布置多个通孔130a以对应于空气阱80的形状，空气可在模制工艺期间通过多个通孔130a更有效地释放。

在这种情况下，如图2d所示的模制层300可包括填充多个通孔130a并且在第一方向d1上彼此间隔开的多个延伸部分330。

参考图10a和图10b、以及图1a，封装衬底100可包括在安装区域111的中心c1和安装区域111的第二侧111e2之间沿第二方向d2布置的多个通孔130b。

例如，当半导体芯片200的第二宽度w2大于半导体芯片200的第一宽度w1时，半导体芯片200和封装衬底100之间的空气阱80可形成为在第二方向d2上具有细长的形状。这里，通过在第二方向d2上布置多个通孔130b以对应于空气阱80的形状，可以通过多个通孔130b更有效地释放空气。

在这种情况下，如图2d所示的模制层300可包括填充多个通孔130b并且在第二方向d2上彼此间隔开的多个延伸部分330。

参考图11和图1a，封装衬底100可包括以二维阵列布置在安装区域111的中心c1和安装区域111的第二侧111e2之间的多个通孔130c。换言之，可沿第一方向d1和第二方向d2布置多个通孔130c。

在这种情况下，如图2d所示的模制层300可包括填充多个通孔130c并且布置为二维阵列的形式的多个延伸部分330。

参考图12和图1a，通孔130d可沿第一方向d1布置在安装区域111的中心c1和安装区域111的第二侧111e2之间。例如，通孔130d的水平横截面可具有沿第一方向d1延伸的线形形状，或具有椭圆形状，该椭圆形状沿第一方向d1具有两个对称轴中的更长轴。

在这种情况下，如图2d所示的模制层300的延伸部分330可具有与通孔130d的形状相对应的形状。例如，延伸部分330的水平横截面可具有沿第一方向d1延伸的线形状，或具有椭圆形状，该椭圆形状沿第一方向d1具有两个对称轴中的更长轴。

参考图13和图1a，通孔130e可沿第二方向d2布置在安装区域111的中心c1和安装区域111的第二侧111e2之间。例如，通孔130e的水平横截面可具有沿第二方向d2延伸的线形形状，或具有椭圆形状，该椭圆形状沿第二方向d2具有两个对称轴中的更长轴。

在这种情况下，如图2d所示的模制层300的延伸部分330可具有与通孔130e的形状相对应的形状。例如，通孔130e的水平横截面可具有沿第二方向d2延伸的线形形状，或具有椭圆形状，该椭圆形状沿第二方向d2具有两个对称轴中的更长轴。

参考图14和图1a，通孔130f可布置在安装区域111的中心c1和安装区域111的第二侧111e2之间，并且可以在第一方向d1和第二方向d2上延伸。例如，通孔130f可具有沿第一方向d1延伸的线形形状的第一部分和沿第二方向d2延伸的线形形状的第二部分。在这种情况下，通孔130f的第一部分和通孔130f的第二部分可彼此相交。

在这种情况下，如图2d所示的模制层300的延伸部分330可具有与通孔130f的形状相对应的形状。例如，延伸部分330的水平横截面可具有沿第一方向d1延伸的线形形状和沿第二方向d2延伸的线形形状。

参考图15a和图15b、以及图1a，封装衬底100可包括布置在安装区域111的中心c1和安装区域111的第二侧111e2之间的一组通孔130g。该组通孔130g可包括第一通孔131和一个或多个第二通孔133。一个或多个第二通孔133可以在模制工艺中实现辅助释放空气，并且可具有比第一通孔131更小的尺寸。例如，第一通孔131的水平横截面面积可以大于一个或多个第二通孔133中的每一个的水平横截面面积。

在示例实施例中，第一通孔131和一个或多个第二通孔133可沿第一方向d1布置。例如，一个或多个第二通孔133可包括两个第二通孔133，并且第一通孔131可沿第一方向d1布置在两个第二通孔133之间。

在这种情况下，如图2d所示的模制层300可以包括填充第一通孔131的第一延伸部分331和填充一个或多个第二通孔133的一个或多个第二延伸部分333。这里，第一延伸部分331的水平横截面面积可大于一个或多个第二延伸部分333中的每一个的水平横截面面积。例如，一个或多个第二延伸部分333可包括两个第二延伸部分333，并且第一延伸部分331和两个第二延伸部分333可以在第一方向d1上彼此间隔开，并且第一延伸部分331可以布置在两个第二延伸部分333之间。

参考图16a和16b、以及图1a，封装衬底100可包括布置在安装区域111的中心c1和安装区域111的第二侧111e2之间的一组通孔130h。该组通孔130h可包括第一通孔131a和具有比第一通孔131a更小的尺寸的一个或多个第二通孔133a。

在示例实施例中，第一通孔131a和一个或多个第二通孔133a可沿第二方向d2布置。例如，一个或多个第二通孔133a可包括两个第二通孔133a，并且第一通孔131a可沿第二方向d2布置在两个第二通孔133a之间。

在这种情况下，如图2d所示的模制层300可以包括填充第一通孔131a的第一延伸部分331a和填充一个或多个第二通孔133a的一个或多个第二延伸部分333a。这里，第一延伸部分331a的水平横截面面积可大于一个或多个第二延伸部分333a中的每一个的水平横截面面积。例如，一个或多个第二延伸部分333a可包括两个第二延伸部分333a，并且第一延伸部分331a和两个第二延伸部分333a可以在第二方向d2上彼此间隔开，并且第一延伸部分331a可以布置在两个第二延伸部分333a之间。

如上所述，在附图和说明书中公开了一些示例实施例。虽然在此已经参考特定术语描述了示例实施例，但是应当理解，它们仅用于描述本发明构思的一些技术方面的目的，而不用于限制本发明构思的范围。因此，本领域普通技术人员将理解，在不脱离本发明构思的范围的情况下，示例实施例的各种修改和变化是可能的。因此，本发明构思的范围应由所附权利要求及其等同物限定。