氧化物薄膜晶体管器件及其制造方法与流程

本揭示涉及显示技术领域,具体涉及氧化物薄膜晶体管(oxidetft)器件及其制造方法。

背景技术：

为满足现有主动矩阵有机发光二极管(active-matrixorganiclight-emittingdiode,amoled)驱动电路的运作需求,驱动薄膜晶体管(drivingtft)常需使用具有高电子迁移率的沟道材料,然而,电子迁移率较高的沟道材料通常氧缺陷较多,容易导致器件可靠度变差。

故,有需要提供一种氧化物薄膜晶体管器件及其制造方法,以解决现有技术存在的问题。

技术实现要素：

为解决上述问题,本揭示提出一种氧化物薄膜晶体管器件及其制造方法,其可提升器件整体电子迁移率,并改善器件可靠度。

为达成上述目的,本揭示提供一种氧化物薄膜晶体管器件的制造方法。所述氧化物薄膜晶体管器件包括：在基板上沉积缓冲层,在所述缓冲层上方沉积由宽能隙氧化物半导体构成的第一沟道层,在所述第一沟道层上方沉积由高迁移率氧化物半导体构成的第二沟道层,在所述第二沟道层上方沉积闸极介电质层,在所述闸极介电质层上方沉积闸极金属层以定义所述氧化物薄膜晶体管器件的闸极区域,在所述缓冲层、所述第一沟道层、所述第二沟道层、所述闸极介电质层、以及所述闸极金属层上方沉积介电质层,在所述介电质层形成连通所述第二沟道层的源极通道及汲极通道,以及在所述介电质层上方沉积源极金属层与汲极金属层,以定义氧化物薄膜晶体管器件的源极区域与汲极区域。

于本揭示其中的一实施例中,所述宽能隙氧化物半导体包含hf-in-zn-o系半导体。

于本揭示其中的一实施例中,所述高迁移率氧化物包含igto、itzo。

其中，igto是指in-ga-sn-o系氧化物半导体；itzo是指in-sn-zn-o系氧化物半导体，

于本揭示其中的一实施例中,其特征在于,所述第一沟道层的厚度比所述第二沟道层的厚度厚。

于本揭示其中的一实施例中,其特征在于,所述闸极金属层下方还设置有闸极金属通道,所述闸极介电质层下方还设置有闸极介电通道，以形成自我对准闸结构。

为达成上述目的,本揭示还提供一种氧化物薄膜晶体管器件。所述氧化物薄膜晶体管器件包括基板、缓冲层、第一沟道层、第二沟道层、闸极介电质层、闸极金属层、介电质层以及源极金属层与汲极金属层。所述缓冲层配置于基板上。所述第一沟道层被配置在所述缓冲层上方,所述第一沟道层由宽能隙氧化物半导体构成。所述第二沟道层被配置在所述第一沟道层上方,所述第二沟道层由高迁移率氧化物半导体构成。所述闸极介电质层被配置在所述第二沟道层上方。所述闸极金属层被配置在所述闸极介电质层上方,以定义所述氧化物薄膜晶体管器件闸极位置。所述介电质层被配置在所述缓冲层、所述第一沟道层、所述第二沟道层、所述闸极介电质层、以及所述闸极金属层上方。所述源极通道及汲极通道,被配置在介电质层内,与第二沟道层连通。所述源极金属层与汲极金属层被配置在所述介电质层上方,以定义氧化物薄膜晶体管器件的源极区域与汲极区域。

于本揭示其中的一实施例中,所述宽能隙氧化物半导体包含hf-in-zn-o,所述宽能隙氧化物半导体包含hf-in-zn-o。

于本揭示其中的一实施例中,所述高迁移率氧化物包含igto、itzo。

于本揭示其中的一实施例中,所述第一沟道层的厚度比所述第二沟道层的厚度厚。

于本揭示其中的一实施例中,所述闸极金属层下方还设置有闸极金属通道,所述闸极介电质层下方还设置有闸极介电通道以形成自我对准闸结构。

由于本揭示的实施例中的氧化物薄膜晶体管器件及其制造方法,所述氧化物薄膜晶体管器件的制造方法包括在基板上沉积缓冲层,在所述缓冲层上方沉积由宽能隙氧化物半导体构成的第一沟道层,在所述第一沟道层上方沉积由高迁移率氧化物半导体构成的第二沟道层,其可提升器件电子迁移率,并减少光照影响,改善器件可靠度,除此之外,还可节省光罩的使用,有利于降低氧化物薄膜晶体管器件的生产成本。

为让本揭示的上述内容能更明显易懂,下文特举优选实施例,并配合所附图式,作详细说明如下：

【附图说明】

图1显示根据本揭示的一实施例的氧化物薄膜晶体管器件制作方法的流程示意图；

图2显示根据本揭示的一实施例的氧化物薄膜晶体管器件的结构示意图；

图3显示根据本揭示的一实施例的氧化物薄膜晶体管器件的结构示意图。

【具体实施方式】

以下实施例的说明是参考附加的图示,用以例示本揭示可用以实施的特定实施例。本揭示所提到的方向用语,例如[上]、[下]、[前]、[后]、[左]、[右]、[内]、[外]、[侧面]等,仅是参考附加图式的方向。因此,使用的方向用语是用以说明及理解本揭示,而非用以限制本揭示。

在图中,结构相似的单元是以相同标号表示。

请参照图1,其为本揭示的一实施例的氧化物薄膜晶体管制作方法的流程图,如图所示,其包含：

流程s1：在基板上沉积缓冲层。

其中,于本揭示其中的一实施例中,所述基板包含玻璃、聚酰亚胺(polyimide,pi)。

其中,于本揭示其中的一实施例中,所述缓冲层包含sio2。

其中,于本揭示的一实施例中,在执行流程s1之前,基板可预先透过一种基板处理方式进行预处理,以提升本揭示的氧化物薄膜晶体管生产良率,举例而言,基板处理方式包含：对基板进行烘烤及/或烘烤使所沉积的缓冲层材料更容易贴附于基板上,进一步增加缓冲层材料的利用率。

流程s2：在所述缓冲层上方沉积由宽能隙氧化物半导体构成的第一沟道层。

其中,于本揭示其中的一实施例中,所选用的宽能隙氧化物半导体的能隙约为3.5电子伏特,举例而言,其中宽能隙氧化物半导体包含hf-in-zn-o系氧化物半导体。

流程s3：在所述第一沟道层上方沉积由高迁移率氧化物半导体构成的第二沟道层。

其中,于本揭示其中的一实施例中,所述高迁移率氧化物包含igto和itzo的至少其一。其中，igto是指in-ga-sn-o系氧化物半导体；itzo是指in-sn-zn-o系氧化物半导体。

更详细而言,在本揭示的氧化物薄膜晶体管中,通过使所述第一沟道层厚度比所述第二沟道层的厚度厚,使本揭示的氧化物薄膜晶体管提高迁移率的同时兼顾可靠度。

其中,于本揭示其中的一实施例中,所述第一沟道层厚度较佳在30nm至50nm之间。

其中,于本揭示其中的一实施例中,所述第二沟道层厚度较佳在5nm至10nm之间。

流程s4：在所述第二沟道层上方沉积闸极介电质层(gateinsulator,gi)。

其中,于本揭示其中的一实施例中,所述闸极介电质层包含单层sinx、单层sio2、或是双层膜结构。

流程s5：在所述闸极介电质层上方沉积闸极金属层以定义所述氧化物薄膜晶体管器件的闸极区域。

流程s6：在所述缓冲层、所述第一沟道层、所述第二沟道层、所述闸极介电质层、以及所述闸极金属层上方沉积介电质层(interlayerdielectric,ild)。

于本揭示其中的一实施例中,所述介电质层包含单层sinx、单层sio2。

流程s7：在所述介电质层形成连通所述第二沟道层的源极通道及汲极通道。

流程s8：在所述介电质层上方沉积上源极金属层与汲极金属层,以定义氧化物薄膜晶体管器件的源极区域与汲极区域。

其中,于本揭示其中的一实施例中,所述闸极金属层、汲极金属层、源极金属层包含mo、al和cu至少其一。

其中,于本揭示其中的一实施例中,在所述闸极金属层被沉积后,还通过向下蚀刻金属层、闸极介电质层,形成自我对准闸(self-alignedgate)结构,进一步减少本揭示的氧化物薄膜晶体管闸极和源极之间,以及闸极和汲极之间的寄生电容。

于本揭示其中的一实施例中,在制造本揭示氧化物薄膜晶体管器件后,通过依次完成保护层、平坦层、铟锡氧化物(indium-tinoxide,ito)电极与像素定义层,进一步完成包含本揭示氧化物薄膜晶体管器件的背板。

请参照图2,其为本揭示的一实施例的氧化物薄膜晶体管器件的结构示意图。在所述实施例中,所述氧化物薄膜晶体管器件包括基板10、缓冲层20、第一沟道层30、第二沟道层40、闸极介电质层50、闸极金属层60、介电质层70、源极通道81、源极金属层82、汲极通道91以及汲极金属层92。

其中,所述缓冲层20配置于基板10上。所述第一沟道层30被配置在所述缓冲层20上方,所述第一沟道层30由宽能隙氧化物半导体构成。所述第二沟道层40被配置在所述第一沟道层30上方,所述第二沟道层40由高迁移率氧化物半导体构成。所述闸极介电质层50被配置在所述第二沟道层40上方。所述闸极金属层60被配置在所述闸极介电质层50上方,以定义所述氧化物薄膜晶体管器件闸极位置。所述介电质层50被配置在所述缓冲层20、所述第一沟道层30、所述第二沟道层40、所述闸极介电质层50、以及所述闸极金属层60上方。所述源极通道81及汲极通道82,被配置在介电质层70内,与第二沟道层40连通。所述源极金属层82与汲极金属层92被配置在所述介电质层70上方,以定义氧化物薄膜晶体管器件的源极区域与汲极区域。

其中,于本揭示其中的一实施例中,基板10包含玻璃、聚酰亚胺(polyimide,pi)。

其中,于本揭示其中的一实施例中,缓冲层20包含sio2。

其中,于本揭示的一实施例中,基板10可预先透过一种基板处理方式进行预处理,以提升本揭示的氧化物薄膜晶体管生产良率,举例而言,基板10的预处理方式包含：对基板10进行烘烤及/或烘烤使所沉积的缓冲层材料更容易贴附于基板10上,进一步增加缓冲层材料的利用率。

其中,于本揭示其中的一实施例中,所选用的宽能隙氧化物半导体的能隙约为3.5电子伏特,举例而言,其中宽能隙氧化物半导体包含hf-in-zn-o系氧化物半导体。

其中,于本揭示其中的一实施例中,所述高迁移率氧化物包含igto和itzo中至少其一。其中，igto是指in-ga-sn-o系氧化物半导体；itzo是指in-sn-zn-o系氧化物半导体。

详细而言,在本揭示的氧化物薄膜晶体管中,通过使所述第一沟道层30厚度比所述第二沟道层40的厚度厚,使本揭示的氧化物薄膜晶体管提高迁移率的同时兼顾可靠度。

其中,于本揭示其中的一实施例中,所述第一沟道层30厚度较佳在30nm至50nm之间。

其中,于本揭示其中的一实施例中,所述第二沟道层40厚度较佳在5nm至10nm之间。

其中,于本揭示其中的一实施例中,所述闸极介电质层50包含单层sinx、单层sio2、或是双层膜结构。

其中,于本揭示其中的一实施例中,所述闸极金属层60、源极金属层82及汲极金属层92包含mo、al和cu中至少其一。

其中,于本揭示其中的一实施例中,所述闸极金属层60下方还设置有闸极金属通道,所述闸极介电质层70下方还设置为有闸极介电通道,以形成自我对准闸(self-alignedgate)结构,进一步减少本揭示的氧化物薄膜晶体管闸极和源极之间,以及闸极和汲极之间的寄生电容。

请参照图3,其为本揭示的一实施例的氧化物薄膜晶体管器件的结构示意图。其与图2揭示的实施例差异在于,在介电质层70、源极金属层82、汲极金属层92、以及还配置有保护层100,通过保护层100的配置,提升氧化物薄膜晶体管器件的稳固性。

于本揭示其中的一实施例中,所述保护层100包含聚氯乙烯(polyvinylchloride,pvc)。

进一步而言,在制造本揭示氧化物薄膜晶体管器件后,依次完成保护层、平坦层、铟锡氧化物(indium-tinoxide,ito)电极与像素定义层,进一步得以生产包含本揭示氧化物薄膜晶体管器件的背板。

综上所述,由于本揭示的实施例中的氧化物薄膜晶体管器件及其制造方法,所述氧化物薄膜晶体管器件的制造方法包括在基板上沉积缓冲层,在所述缓冲层上方沉积由宽能隙氧化物半导体构成的第一沟道层,在所述第一沟道层上方沉积由高迁移率氧化物半导体构成的第二沟道层,其可提升器件电子迁移率,并减少光照影响,改善器件可靠度,除此之外,还可节省生产时光罩的使用,有利于降低氧化物薄膜晶体管器件的生产成本。

尽管已经相对于一个或多个实现方式示出并描述了本揭示,但是本领域技术人员基于对本说明书和附图的阅读和理解将会想到等价变型和修改。本揭示包括所有这样的修改和变型,并且仅由所附权利要求的范围限制。特别地关于由上述组件执行的各种功能,用于描述这样的组件的术语旨在对应于执行所述组件的指定功能(例如其在功能上是等价的)的任意组件(除非另外指示),即使在结构上与执行本文所示的本说明书的示范性实现方式中的功能的公开结构不等同。此外,尽管本说明书的特定特征已经相对于若干实现方式中的仅一个被公开,但是这种特征可以与如可以对给定或特定应用而言是期望和有利的其他实现方式的一个或多个其他特征组合。而且,就术语“包括”、“具有”、“含有”或其变形被用在具体实施方式或权利要求中而言,这样的术语旨在以与术语“包含”相似的方式包括。

以上仅是本揭示的优选实施方式,应当指出,对于本领域普通技术人员,在不脱离本揭示原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视为本揭示的保护范围。