显示装置及薄膜晶体管的制造方法与流程

本发明是有关于一种显示装置及显示装置中薄膜晶体管的制造方法，且特别是有关于一种包括遮光层的显示装置及其薄膜晶体管的制造方法。

背景技术：

随着科技的发展，显示装置被广泛应用在许多电子产品上，如手机、平板电脑、手表等。为了提高显示质量，大尺寸、高解析度、高亮度的显示装置应运而生。

显示装置一般在制作有源元件阵列基板的过程中，会在显示区内薄膜晶体管的下方形成一层遮光层以避免薄膜晶体管发生的光电效应。图1a是现有显示装置中薄膜晶体管结构的俯视示意图，图1b是图1a沿a-a’的剖面示意图，图1c是图1a沿b-b’的剖面示意图。如图1a、1b以及图1c所示，薄膜晶体管10包括基板11，在基板11上依序形成有遮光层12、缓冲层13、半导体层14、栅极绝缘层15、第一金属层16、层间绝缘层17以及第二金属层18。其中，在半导体层14两侧形成第一重掺杂区sd以及第二重掺杂区sd，在第一重掺杂区sd以及第二重掺杂区sd之间形成沟道区ch与轻掺杂区n-，第二金属层18通过接触孔19与半导体层14实现电性连接。由图1c可以看出，现有显示装置中薄膜晶体管10的遮光层12仅仅形成在与半导体层14的沟道区ch相对应的位置，且遮光层12较半导体层14略宽。另外，现有的遮光层12和半导体层14是分别通过两个不同的掩模进行图案化所形成的。

因此，如何能有效避免显示区域之外薄膜晶体管的光电效应并减少生产过程中的掩模数量，实为需要解决的问题之一。

技术实现要素：

为解决上述问题，本发明提供一种显示装置及薄膜晶体管的制造方法，能有效避免显示区域之外薄膜晶体管的光电效应并减少生产过程中的掩模数量。

本发明实施例的薄膜晶体管的制造方法，包括以下步骤：

(a)提供一基板；

(b)在该基板上形成一遮光层，图案化所述遮光层，形成一图案化遮光层；

(c)在该基板上形成一缓冲层；

(d)在该基板上形成一半导体层，图案化所述半导体层，形成一图案化半导体层；

(e)在该基板上形成一绝缘层；

(f)在该基板上形成一导电层，图案化所述导电层，形成一图案化导电层；

其中，图案化所述遮光层及图案化所述半导体层采用同一掩模。

上述的制造方法，其中，图案化所述半导体层的步骤采用过度蚀刻的方式。

上述的制造方法，其中，所述图案化遮光层与所述图案化半导体层完全重叠。

上述的制造方法，其中，所述图案化遮光层的尺寸比所述图案化半导体层的尺寸大。

上述的制造方法，其中，所述遮光层为遮光金属层，可以为钛、钼、铬、铱、铝、铜、银、金或上述的任意组合。

上述的制造方法，其中，所述半导体层可以为非晶硅、多晶硅。

上述的制造方法，其中，所述薄膜晶体管为显示面板中的薄膜晶体管。

上述的制造方法，其中，所述薄膜晶体管为多工电路中的薄膜晶体管或所述薄膜晶体管为栅极驱动移位寄存器中的薄膜晶体管。

本发明实施例的显示装置，包括一第一基板，具有一第一薄膜晶体管与一第二薄膜晶体管，其中该第一薄膜晶体管与该第二薄膜晶体管分别包括：一遮光层，设置于该第一基板；一缓冲层，覆盖于该遮光层的上方与侧边；一半导体层，设置于该缓冲层上方，使得该缓冲层位于该半导体层与该遮光层之间，且该半导体层具有一第一掺杂区、一第二掺杂区与一沟道区，而该沟道区位于该第一掺杂区与该第二掺杂区之间；一第一绝缘层，设置于该半导体层上方；一第一金属层，设置于该第一绝缘层上方，且该第一金属层与该沟道区在垂直投影方向上具有重叠区域；一第二绝缘层，覆盖于该第一金属层；以及一第二金属层，设置于该第二绝缘层上方，且该第二金属层与该第一掺杂区或第二掺杂区连接；该半导体层在垂直投影于该第一基板的投影面积小于该遮光层在垂直投影于该第一基板的投影面积。

上述的显示装置，其中，该半导体层在垂直投影于该第一基板的投影形状与该遮光层在垂直投影于该第一基板的投影形状相同。

上述的显示装置，其中，该第一基板具有一显示区与一周边电路区，且该周边电路区位于该显示区的周边，其中该第一薄膜晶体管位于该显示区，而该第二薄膜晶体管位于该周边电路区。

上述的显示装置，其中，该第二薄膜晶体管的该遮光层在垂直投影于该第一基板的投影面积大于该第一薄膜晶体管的该遮光层在垂直投影于该第一基板的投影面积。

上述的显示装置，其中，该第二薄膜晶体管的该遮光层在垂直投影于该第一基板的投影形状与该第一薄膜晶体管的该遮光层在垂直投影于该第一基板的投影形状，彼此不相同。

以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。

附图说明

图1a是现有显示装置中薄膜晶体管结构的俯视示意图。

图1b是图1a沿a-a’的剖面示意图。

图1c是图1a沿b-b’的剖面示意图。

图2a是本发明一实施例薄膜晶体管结构的俯视示意图。

图2b是图2a沿a-a’的剖面示意图。

图2c是图2a沿b-b’的剖面示意图。

图3是本发明一实施例显示装置的结构示意图。

其中，附图标记：

10、100：薄膜晶体管11、110：基板

12、120：遮光层13、130：缓冲层

14、140：半导体层15、150：栅极绝缘层

16、160：第一金属层17、170：层间绝缘层

18、180：第二金属层19、190：接触孔

200：显示装置210：显示区

220：周边区230：多工器

240：栅极驱动移位寄存器

g：栅极ch：沟道区

sd：重掺杂区n-：轻掺杂区

具体实施方式

下面结合附图对本发明的结构原理和工作原理作具体的描述：

图2a是本发明一实施例薄膜晶体管结构的俯视示意图，图2b是图2a沿a-a’的剖面示意图，图2c是图2a沿b-b’的剖面示意图。如图2a、图2b及图2c所示，薄膜晶体管100的制造方法包括以下步骤：

(a)提供一基板110；

(b)首先在基板110上形成遮光层120，利用一掩模对遮光层120进行图案化，形成图案化的遮光层120，本实施例中，遮光层120为遮光金属层，可以为钛、钼、铬、铱、铝、铜、银、金或上述的任意组合，可以采用蚀刻的方式进行图案化，但本发明并不以此为限；

(c)在基板110上形成缓冲层130，缓冲层130覆盖图案化的遮光层120以及基板110；

(d)在缓冲层130上形成半导体层140，半导体层140可以采用非晶硅、多晶硅等其他半导体材料制成，本发明并不以此为限。利用与图案化遮光层120相同的掩模，对半导体层140进行图案化，形成图案化的半导体层140。于本实施例中，图案化半导体层140时可采用蚀刻的方式，且图案化半导体层140的蚀刻相较于图案化遮光层120时的蚀刻为过度蚀刻方式。由此，由图2b、图2c可以看出，在图案化后的半导体层140的下方均形成有遮光层120，半导体层140与遮光层120完全重叠，且遮光层120的尺寸较半导体层140的尺寸大，换句话说，半导体层140在垂直投影于基板110的投影面积小于遮光层120在垂直投影于基板110的投影面积。于本实施例中，遮光层120的外侧边缘与半导体层140的外侧边缘之间的距离为d，d例如为0.5μm，d的尺寸也可以根据遮光层120的材料及厚度进行选择，本发明并不以此为限。形成半导体层140之后，再对半导体层140进行掺杂，在半导体层140两侧形成第一重掺杂区sd以及第二重掺杂区sd，第一重掺杂区sd形成薄膜晶体管100的源极，第二重掺杂区sd形成薄膜晶体管100的漏极，在第一重掺杂区sd以及第二重掺杂区sd之间形成沟道区ch与轻掺杂区n-；

(e)在基板110上形成栅极绝缘层150，栅极绝缘层150覆盖图案化的半导体层140以及基板110；

(f)在基板110上形成第一金属层160，第一金属层160可以为钛、钼、铬、铱、铝、铜、银、金或上述的任意组合，对第一金属层160进行图案化，形成图案化的第一金属层160，图案化的第一金属层160形成薄膜晶体管100的栅极g；

(g)在基板110上形成层间绝缘层170；

(h)在基板110上形成第二金属层180，第二金属层180可以为钛、钼、铬、铱、铝、铜、银、金或上述的任意组合，对第二金属层180进行图案化，形成图案化的第二金属层180，在本实施例中，第二金属层180通过接触孔190与半导体层140(第一重掺杂区sd或第二重掺杂区sd)实现电性连接。

当然，形成薄膜晶体管100还有很多其他的层，本发明仅示例性的进行描述，并不以此为限。

图3是本发明一实施例显示装置的结构示意图。如图3所示，本实施例的显示装置200包括形成在基板(图中未示出)上的显示区210以及周边区220，周边区220围绕显示区210设置。于图3所示的实施例中，周边区220围绕显示区210，但本发明不以此为限，于另一实施例中，周边区220仅设置于显示区210的单侧边或双侧边。具体而言，多个像素单元(图中未示出)阵列设置于显示区210。于图3所示的实施例中，显示装置200或显示区210为矩形形状，但本发明并不以此为限，可因不同的设计与需求，显示装置200或显示区210也可设置为圆形、椭圆形、其他不规则的弧形、三角形、五边形或其他多边形。另外，多个像素单元可为对齐或错位等方式排列成阵列。周边区220中形成有多工器(multiplexer，mux)230、栅极驱动移位寄存器(shiftregister，sr)240等，多工器230以及栅极驱动移位寄存器为一个或多个，本发明并不以此为限。其中，像素单元、多工器230以及栅极驱动移位寄存器240中均形成有薄膜晶体管，薄膜晶体管采用上述的制造方法所形成。

具体而言，在本实施例中，多工器230为多个薄膜晶体管所组成，且多工器230的多个薄膜晶体管的制造工艺步骤可依照上述实施例的工艺步骤来形成。因此，位于周边区220中薄膜晶体管的遮光层与半导体层是通过同一层掩模，且进一步结合不同的蚀刻程度所形成的面积不同的两层图案化结构。如此一来，不仅能够减少一层掩模的成本，也可兼顾光电效应的影响。同样的，栅极驱动移位寄存器240也为多个薄膜晶体管所组成，栅极驱动移位寄存器240也可通过上述实施例的制造工艺步骤来形成，在此不再赘述。

于本实施例的显示装置中，像素单元电路与周边区的电路(如多工器230、栅极驱动移位寄存器240等)的作用均不同，因此，各电路薄膜晶体管的结构或尺寸会有不相同的设计。举例而言，于周边区的电路中，其薄膜晶体管的尺寸会相对大于像素单元电路中薄膜晶体管的尺寸。因此，多工器230以及栅极驱动移位寄存器240中薄膜晶体管的遮光层在垂直投影于基板的投影面积大于像素单元中薄膜晶体管的遮光层在垂直投影于基板的投影面积。又或者，于周边区的电路中，其薄膜晶体管的组成层别虽与像素单元电路的薄膜晶体管的组成层别相同，但其布局图案则不相同。换言之，多工器230以及栅极驱动移位寄存器240中薄膜晶体管的形状也与像素单元中薄膜晶体管的形状不同，多工器230以及栅极驱动移位寄存器240中薄膜晶体管的遮光层在垂直投影于基板的投影形状与像素单元中薄膜晶体管的遮光层在垂直投影于基板的投影形状也不相同。

当然，周边区还设置有其他电路，例如静电放电保护电路、测试电路以及开关电路等，上述电路也是由薄膜晶体管所构成，其中的薄膜晶体管同样也可以采用上述的制造方法形成。于图3所示的实施例中，栅极驱动移位寄存器240设置于周边区220，但本发明不以此为限，于另一窄边框的实施例中，栅极驱动移位寄存器240则设置于显示区210内，其栅极驱动移位寄存器240同样可以采用上述实施例的制造工艺步骤来形成薄膜晶体管，在此不再赘述。

综上，依照本发明的实施例，由于薄膜晶体管的半导体层和遮光层采用同一掩模，因此，在生产过程中可以减少一层掩模，节约生产成本。而且，不仅显示装置像素单元中的薄膜晶体管，多工器230以及栅极驱动移位寄存器240中的薄膜晶体管也都在所有半导体层的下方均形成有遮光层，如此一来，不仅避免了像素单元中薄膜晶体管的光电效应，同时也可以避免多工器230以及栅极驱动移位寄存器240中薄膜晶体管的光电效应。另外，由于半导体层相对于遮光层采用过度蚀刻的方式形成，因此，遮光层120在各个方向上的尺寸均较半导体层的尺寸大，遮光层不仅可以在垂直于基板的方向上避免半导体层产生光电效应，而且可以在半导体层周边的各个方向上避免半导体层产生光电效应。

当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。