可发白光的GaN型VCSEL芯片及其制备方法与流程

本发明涉及激光芯片技术领域，尤其涉及可发白光的GaN型VCSEL芯片及其制备方法。

背景技术：

VCSEL是vertical-cavity surface-emitting laser的缩写，是指垂直腔面发射激光器，其谐振腔是利用在有源区的上下两边形成两个具有高反射率的分布布拉格反射镜(Dis tribute Bragg Reflector，简称DBR)构成，激光沿着材料外延生长方向垂直发射。与边发射激光器(Edge Emitting Laser，简称EEL)相比，VCSEL具有圆形光斑，易与光纤进行耦合，不必解离即可完成工艺制作和检测，易于实现大规模阵列及光电集成等优势。

垂直腔面发射激光器的独特优点包括阈值电流低、易实现单纵横工作、调制频率高、发散角度小、圆形光斑、易与光纤耦合、易实现高密度二维阵列及光电集成等。VCSEL凭借以上优势，在高密度光存储、激光显示、激光打印、照明、光互连、光交换及水陆通信等领域具有广阔的应用前景。随着移动互联网、智能家居、流媒体、云计算等技术的发展，对数据传输速率的要求越来越高。尤其是目前的白光垂直腔面发射激光器的研究还处于空白阶段。

氮化镓(GaN)系列材料由于自身固有的特性，相互之间折射率差较小，所以制作的氮化物DBR高反带带宽较窄，并且GaN系列材料之间存在着较大的晶格失配，生长高质量的氮化物DBR非常困难，另外，GaN材料熔点高、硬度大、化学性质稳定，难以采用机械研磨和化学腐蚀的方法对其厚度进行大幅调节，使得光腔的谐振波长与有源区增益的峰值波长匹配难度较大。

近二十年来，研究开发GaN型VCSEL已经成为光电子研究领域中的国际前沿和热点，国内外都投入了大量的人力和物力进行基础和应用开发研究，但是目前GaN型VCSEL的研究还处于初始阶段，仍需不断的努力。然而，与GaN基EEL或者GaAs基VCSEL相比，GaN基VCSEL的研究开发进展则相对缓慢，其主要原因是外延生长高质量的氮化物异质结(AlN/GaN、AlGaN/GaN或AlInN/GaN)DBR非常困难。为了降低外延生长氮化物异质结DBR的难度，研究人员采用外延生长氮化物异质结DBR(Epitaxial DBR)和介质膜DBR(Dielectric DBR)组成的混合式VCSEL结构，在衬底上外延生长底部氮化物异质结DBR与发光层，再镀膜沉积顶部介质膜DBR。由于介质膜DBR不受晶格匹配的限制，可以自由选用折射率差值大的两种介质材料，因此更易于获得高反射率和高反射带宽。如果能够将GaN型VCSEL用于受激发射出白光，将在VCSEL芯片研究中具有重要意义，而目前鲜有相关报道。

技术实现要素：

有鉴于此，本发明的目的是提供可发白光的GaN型VCSEL芯片及其制备方法，制备得到的VCSEL芯片能够实现在受激发光时通过荧光粉区域射出白光，补充了VCSEL芯片在发射出白光方面的空白。

本发明通过以下技术手段解决上述技术问题：

本发明一方面在于提供一种可发白光的GaN型VCSEL芯片，包括GaN衬底和位于GaN衬底一侧的外延结构，以及位于GaN衬底另一侧的ODR结构，所述外延结构包括由下至上依次沉积的N-GaN、量子阱、P-GaN和InGaN接触层，所述InGaN接触层划分为中心区域和包围所述中心区域的外围区域，所述InGaN接触层表面于外围区域对应的位置生长有SiO2层，所述SiO2层上生长有DBR结构，所述DBR结构、InGaN接触层、P-GaN、量子阱被蚀刻至N-GaN形成台面，所述DBR结构于外围区域对应的位置生长有P-contact，且形成有出光孔，所述出光孔喷涂封装有荧光粉，所述量子阱、P-GaN、InGaN接触层、DBR结构和P-contact外均包覆有SiNx层，所述SiNx层外侧壁蒸镀有N-contact，所述N-contact生长在台面上。

进一步，所述DBR结构包括重叠生长的25对DBR复合层，所述DBR复合层包括重叠生长的ITO DBR层和SiO2DBR层，所述SiO2DBR层和ITO DBR层的厚度均为λ/4n，λ为目标波长。

进一步，所述量子阱是以InGaN为势阱、GaN为势垒的量子阱，且所述量子阱中势阱势垒共生长有3对。

进一步，所述N-GaN和P-GaN均采用AlGaN材料。

进一步，所述ODR结构包括重叠生长的30对ODR复合层，所述ODR复合层包括重叠生长的ITO ODR层和SiO2ODR层，所述ITO ODR层和SiO2ODR层的厚度为λ/4n，且最下层的SiO2ODR层上蒸镀有Al镜面层。

本发明的另一方面在于提供了上述可发白光的GaN型VCSEL芯片的制备方法，其特征在于，包括如下步骤：

提供GaN衬底；

在所述GaN衬底上生长外延片；

清洗外延片，在外延片源表面生长一层SiO2并通过黄光光刻后湿蚀刻成出光孔，然后蒸镀ITO DBR层及SiO2DBR层，共生长25对，作为DBR结构；

蚀刻DBR结构的侧壁，并将外延片ICP干蚀刻至N-GaN表面形成台面；

在所述DBR结构上蒸镀P-contact，然后生长一层SiNx包覆量子阱、P-GaN、InGaN接触层、DBR结构和P-contact；

在所述台面上于SiNx层外侧壁蒸镀N-contact；

对所述GaN衬底进行研磨减薄，在GaN衬底上蒸镀ITO ODR层及SiO2ODR层，共生长30对，并蒸镀一层Al作为镜面，作为ODR结构；

在所述出光孔位置喷涂封装固晶使用的荧光粉。

进一步，所述外延片的生长制成如下：在GaN衬底上生长一层以AlGaN为材料的N-GaN，随后交替生长以InGaN为势阱、GaN为势垒的MQW，接着生长一层以AlGaN为材料的P-GaN，最后生长一层InGaN接触层。

进一步，所述ITO DBR层和ITO ODR层镀膜温度为360℃，所述SiO2DBR层和SiO2ODR层镀膜温度为180℃。

本发明的GaN型VCSEL芯片的制备方法简单易行，制备得到的GaN型VCSEL芯片一方面能够实现VCSEL芯片在受激发光时通过荧光粉区域射出白光，补充了VCSEL芯片在发射出白光方面的空白；另一方面能够得到高效的多纵横增益。

附图说明

图1-图7是本发明的可发白光的GaN型VCSEL芯片制备方法中各步骤对应的结构示意图；

其中，GaN衬底100、ODR结构200、N-GaN 310、量子阱320、P-GaN 330、InGaN接触层340、SiO2层400、DBR结构500、台面6、P-contact 700、SiNx层800、出光孔9、荧光粉10、N-contact 110、Al镜面层120。

具体实施方式

以下将结合附图和具体实施例对本发明进行详细说明，显然，所描述的实施例仅仅只是本申请一部分实施例，而不是全部的实施例，基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。另外，需要说明的是，本发明中未进行特殊限定的工艺参数均采用VCSEL芯片常规工艺参数。

如图7所示，本发明的可发白光的GaN型VCSEL芯片，包括GaN衬底100和位于GaN衬底100一侧的外延结构，以及位于GaN衬底另一侧的ODR结构200。外延结构包括由下至上依次沉积的N-GaN 310、量子阱320、P-GaN 330和InGaN接触层340，其中的N-GaN 310采用AlGaN材料制成，用于提供空穴，P-GaN 330也采用AlGaN材料制成，用于提供电子。具体地，量子阱是以InGaN为势阱、GaN为势垒的量子阱，且量子阱320中势阱势垒共生长有3对。

InGaN接触层340划分为中心区域和包围中心区域的外围区域，InGaN接触层340表面于外围区域对应的位置生长有SiO2层400，SiO2层400上生长有DBR结构500，DBR结构500包括重叠生长的25对DBR复合层，DBR复合层包括重叠生长的ITO DBR层和SiO2DBR层，且SiO2DBR层和ITO DBR层的厚度均为λ/4n，λ为目标波长，根据实际需求设定。DBR结构、InGaN接触层、P-GaN、量子阱的侧壁被蚀刻至N-GaN形成台面6，DBR结构500于外围区域对应的位置生长有P-contact 700，P-contact 700采用Ni、Au材料生长制成，且形成有出光孔9，出光孔9喷涂封装有荧光粉10，量子阱320、P-GaN 330、InGaN接触层340、DBR结构500和P-contact 700外均包覆有SiNx层800，SiNx层800并没有完全覆盖P-contact 700的上表面，SiNx层700外侧壁蒸镀有N-contact 110，N-contact采用Ti、Al、Ni、Au材料生长制成，N-contact 110生长在台面6上。SiNx层800的设置用于防止后续P-contact 700和N-contact 110导通。

ODR结构200包括重叠生长的30对ODR复合层，ODR复合层包括重叠生长的ITO ODR层和SiO2ODR层，ITO ODR层和SiO2ODR层的厚度为λ/4n，且最下层的SiO2ODR层上蒸镀有Al镜面层120。

在VCSEL芯片的出光孔9位置喷涂封装有固晶实用的荧光粉10，使得VCSEL芯片在受激发光时通过荧光粉区域射出白光。

上述可发白光的GaN型VCSEL芯片的制备方法，具体如下：

S1.如图1所示，提供GaN衬底100，在GaN衬底100上生长外延片，具体地，通过常规方法在GaN衬底100上生长一层以AlGaN为材料的N-GaN 310提供空穴，随后交替生长以InGaN为势阱、GaN为势垒的量子阱320，接着生长一层以AlGaN为材料的P-GaN 330提供电子，量子阱320中势阱势垒共生长三对，最后使用InGaN材料生长一层InGaN接触层340，即在GaN衬底100上得到外延片。

S2.如图2所示，随后清洗生长制成的外延片，在外延片源表面生长一层SiO2并通过常规的黄光光刻后湿蚀刻，蚀刻出光孔，然后再使用E-GUN ITO机台按照常规方法交替蒸镀生长ITO DBR层及SiO2DBR层，其中，ITO DBR层镀膜温度为360℃，SiO2DBR层镀膜温度为180℃，共生长25对ITO DBR层及SiO2DBR层，蒸镀形成的ITO DBR层及SiO2DBR层的厚度为λ/4n，λ为目标波长，根据实际需要确定，作为DBR结构500。

S3.如图3所示，按照图3的图形蚀刻DBR结构500的侧壁，并用ICP机台将外延片ICP干蚀刻至N-GaN 310表面，在N-GaN 310表面形成台面6。

S4.如图4所示，采用材料Ni、Au在DBR结构500上通过常规方法蒸镀形成P-contact 700，然后生长一层SiNx包覆量子阱320、P-GaN 330、InGaN接触层340、DBR结构500和P-contact 700，生成的SiNx层800没有完全覆盖P-contact 700的顶面。SiNx层800可防止后续P-contact 700和N-contact 110导通。

S5.如图5所示，采用材料Ti、Al、Ni、Au通过常规方法，在N-GaN上于SiNx层外侧壁蒸镀形成N-contact 110。

S6.如图6所示，对GaN衬底100进行研磨减薄，使用E-GUN ITO机台在GaN衬底110上交替蒸镀生长ITO ODR层及SiO2ODR层，其中，ITO ODR层镀膜温度为360℃，SiO2ODR层镀膜温度为180℃，共生长30对，并采用常规方法蒸镀一层Al作为镜面，由此作为ODR结构200；

S7.如图7所示，在出光孔9位置喷涂封装固晶使用的荧光粉10，使得VCSEL芯片在受激发光时通过荧光粉区域射出白光。

以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的宗旨和范围，其均应涵盖在本发明的权利要求范围当中。本发明未详细描述的技术、形状、构造部分均为公知技术。