阵列基板及其制作方法与显示装置与流程

本发明涉及显示技术领域，尤其涉及一种阵列基板及其制作方法与显示装置。

背景技术：

液晶显示装置(liquidcrystaldisplay，lcd)具有机身薄、省电、无辐射等众多优点，得到了广泛的应用，如：移动电话、个人数字助理(pda)、数字相机、计算机屏幕和笔记本电脑屏幕等。

现有市场上的液晶显示装置大部分为背光型液晶显示装置，其包括壳体、设于壳体内的液晶显示面板及设于壳体内的背光模组(backlightmodule)。传统的液晶显示面板的结构是由一彩色滤光片基板(colorfilter)、一薄膜晶体管阵列基板(thinfilmtransistorarraysubstrate，tftarraysubstrate)以及一配置于两基板间的液晶层(liquidcrystallayer)所构成，其工作原理是通过在两片玻璃基板上施加驱动电压来控制液晶层的液晶分子的旋转，将背光模组的光线折射出来产生画面。

请参阅图1及图2，现有的阵列基板包括依次设置的衬底100、第一金属层200、绝缘层300及第二金属层400。所述第一金属层200包括多条平行且间隔设置的多条栅极走线210以及多个栅极220，所述第二金属层400包括平行且间隔设置的多条数据线410及多个源极及漏极(未图示)，多条栅极走线210与多条数据线410垂直交叉从而限定出多个像素区域。随着显示技术的不断发展，液晶显示装置的尺寸越来越大导致分辨率越来越大，开口率越来越高，使得栅极走线的阻抗及负载不断增加，影响产品的品质。

技术实现要素：

本发明的目的在于提供一种阵列基板，能够降低栅极走线的阻抗，提升产品的品质。

本发明的另一目的在于提供一种阵列基板的制作方法，能够降低栅极走线的阻抗，提升产品的品质。

本发明的又一目的在于提供一种显示装置，能够降低栅极走线阻抗，提升产品的品质。

为实现上述目的，本发明首先提供一种阵列基板，包括第一金属层、设于第一金属层上的绝缘层及设于绝缘层上的第二金属层；

所述第一金属层包括平行间隔设置的多条第一栅极走线；所述第二金属层包括平行间隔设置的多条数据线及与多条数据线相间隔的至少一条第二栅极走线；多条第一栅极走线与多条数据线垂直交叉；每一第二栅极走线位于多条第一栅极走线中的一条的上方；所述绝缘层对应每一第二栅极走线设有一组过孔，每一组过孔包括相间隔的至少两个过孔；每一第二栅极走线经对应的一组过孔与其下方的第一栅极走线接触。

所述第二栅极走线的数量为多条，每一第一栅极走线位于任意两条相邻的数据线之间的部分上方设有一条第二栅极走线。

所述阵列基板还包括衬底；所述第一金属层设于衬底上。

所述第二栅极走线与多条第一栅极走线平行。

每一组过孔包括间隔的两个过孔；每一第二栅极走线的两端分别经对应的两个过孔与该第二栅极走线下方的第一栅极走线接触。

本发明还提供一种阵列基板的制作方法，包括如下步骤：

步骤s1、提供衬底；在所述衬底上形成第一金属薄膜并进行图案化，形成第一金属层；所述第一金属层包括平行间隔设置的多条第一栅极走线；

步骤s2、在第一金属层上形成绝缘层，对所述绝缘层进行图案化，形成至少一组过孔；每一组过孔包括间隔的至少两个过孔；每一组过孔位于多条第一栅极走线中的一条上方；

步骤s3、在绝缘层上形成第二金属薄膜并进行图案化，形成第二金属层；所述第二金属层包括平行间隔设置的多条数据线及与多条数据线相间隔的至少一条第二栅极走线；多条第一栅极走线与多条数据线垂直交叉；每一第二栅极走线位于多条第一栅极走线中的一条的上方且与一组过孔相对应；每一第二栅极走线经对应的一组过孔与其下方的第一栅极走线接触。

所述第二栅极走线的数量为多条，每一第一栅极走线位于任意两条相邻的数据线之间的部分上方设有一条第二栅极走线。

所述第二栅极走线与多条第一栅极走线平行。

每一组过孔包括间隔的两个过孔；每一第二栅极走线的两端分别经对应的两个过孔与该第二栅极走线下方的第一栅极走线接触。

本发明还提供一种显示装置，包括上述的阵列基板。

本发明的有益效果：本发明的阵列基板的第一金属层包括平行间隔设置的多条第一栅极走线，第二金属层包括平行间隔设置的多条数据线及与多条数据线相间隔的至少一条第二栅极走线，多条第一栅极走线与多条数据线垂直交叉，每一第二栅极走线位于多条第一栅极走线中的一条的上方，绝缘层对应每一第二栅极走线设有一组过孔，每一组过孔包括相间隔的至少两个过孔，每一第二栅极走线经对应的一组过孔与其下方的第一栅极走线接触，从而能够降低栅极走线的阻抗，提升产品的品质。本发明的膜晶体管阵列基板的制作方法能够降低栅极走线的阻抗，提升产品的品质。本发明的显示装置能够降低栅极走线阻抗，提升产品的品质。

附图说明

为了能更进一步了解本发明的特征以及技术内容，请参阅以下有关本发明的详细说明与附图，然而附图仅提供参考与说明用，并非用来对本发明加以限制。

附图中，

图1为现有的阵列基板的局部俯视示意图；

图2为沿图1中的a-a’线的剖视示意图；

图3为本发明的阵列基板的局部俯视示意图；

图4为沿图3中的b-b’线的剖视示意图；

图5为本发明的阵列基板的制作方法的流程图；

图6为本发明的阵列基板的制作方法的步骤s1的示意图；

图7为本发明的阵列基板的制作方法的步骤s2的示意图。

具体实施方式

为更进一步阐述本发明所采取的技术手段及其效果，以下结合本发明的优选实施例及其附图进行详细描述。

请参阅图3及图4，本发明提供一种阵列基板，包括第一金属层10、设于第一金属层10上的绝缘层20及设于绝缘层20上的第二金属层30。

所述第一金属层10包括平行间隔设置的多条第一栅极走线11。所述第二金属层30包括平行间隔设置的多条数据线31及与多条数据线31相间隔的至少一条第二栅极走线32。多条第一栅极走线11与多条数据线31垂直交叉从而形成多个像素区域。每一第二栅极走线32位于多条第一栅极走线11中的一条的上方。所述绝缘层20对应每一第二栅极走线32设有一组过孔21，每一组过孔21包括相间隔的至少两个过孔21。每一第二栅极走线32经对应的一组过孔21与其下方的第一栅极走线11接触。

具体地，请参阅图3，所述第二栅极走线32的数量为多条，每一第一栅极走线11位于任意两条相邻的数据线31之间的部分上方设有一条第二栅极走线32。

具体地，请参阅图3及图4，所述阵列基板还包括衬底40。所述第一金属层10设于衬底40上。该衬底40包括有效显示区及位于有效显示区外的非显示区，第一栅极走线11、数据线31及第二栅极走线32均位于有效显示区内。

优选地，请参阅图3，所述第二栅极走线32与多条第一栅极走线11平行。

优选地，请参阅图3，每一组过孔21包括间隔的两个过孔21。每一第二栅极走线32的两端分别经对应的两个过孔21与该第二栅极走线32下方的第一栅极走线11接触。

具体地，请参阅图3，所述第一金属层10还包括阵列排布的多个栅极12，每一栅极12与一像素区域相对应，同一行栅极12对应与一条第一栅极走线11连接。所述阵列基板还包括设于衬底40上且呈阵列式排布的多个有源层(未图示)、设于有源层及衬底40上的阻挡层(未图示)，所述第一金属层10设于阻挡层上，每一栅极12对应位于一有源层的上方。所述第二金属层30还包括分别与多个栅极12对应的多个源极及多个漏极(未图示)，每一栅极12对应的有源层的两端分别与该栅极12对应的源极及漏极连接，同一列栅极12所对应的源极连接同一条数据线31，从而由对应的栅极12、有源层、源极及漏极构成薄膜晶体管。

需要说明的是，本发明的阵列基板在第二金属层30中设置多条数据线31的同时，还设置至少一条第二栅极走线32，并在第一金属层10及第二金属层30之间的绝缘层20上对应设置过孔21，每一第二栅极走线32经对应的一组过孔21与其下方的第一栅极走线11接触，从而将第二栅极走线32及其下方的第一栅极走线11并联，使得由第一栅极走线11及第二栅极走线32并行构成的栅极走线相对于现有技术中仅制作在第一金属层的栅极走线的阻抗大大降低，提升产品的品质，并且采用第二栅极走线32与其下方的第一栅极走线11并联而非将第二栅极走线32下方的第一栅极走线11断开，能够避免第二栅极走线32与第一栅极走线11接触不良导致的由两者构成的栅极走线断线影响良率的问题，并且能够提升栅极走线的抗静电能力。

请参阅图5，基于同一发明构思，本发明还提供一种阵列基板的制作方法，包括如下步骤：

步骤s1、请参阅图6，提供衬底40。在所述衬底40上形成第一金属薄膜并进行图案化，形成第一金属层10。所述第一金属层10包括平行间隔设置的多条第一栅极走线11。

具体地，该衬底40包括有效显示区及位于有效显示区外的非显示区，第一栅极走线11位于有效显示区内。

具体地，请参阅图6，所述第一金属层10还包括阵列排布的多个栅极12,同一行栅极12对应与一条第一栅极走线11连接。

具体地，所述步骤s1中，在形成第一金属薄膜之前，先在衬底40上形成呈阵列式排布的多个有源层(未图示)并在有源层及衬底40上形成阻挡层(未图示)，所述第一金属薄膜形成在阻挡层上。每一栅极12对应位于一有源层的上方。

步骤s2、请参阅图7，并结合图3，在第一金属层10上形成绝缘层20，对所述绝缘层20进行图案化，形成至少一组过孔21。每一组过孔21包括间隔的至少两个过孔21。每一组过孔21位于多条第一栅极走线11中的一条上方。

优选地，请结合图3，每一组过孔21包括间隔的两个过孔21。

步骤s3、在绝缘层20上形成第二金属薄膜并进行图案化，从而请参阅图3及图4，形成第二金属层30。所述第二金属层30包括平行间隔设置的多条数据线31及与多条数据线31相间隔的至少一条第二栅极走线32。多条第一栅极走线11与多条数据线31垂直交叉。每一第二栅极走线32位于多条第一栅极走线11中的一条的上方且与一组过孔21相对应。每一第二栅极走线32经对应的一组过孔21与其下方的第一栅极走线11接触。

具体地，请参阅图3，所述第二栅极走线32的数量为多条，每一第一栅极走线11位于任意两条相邻的数据线31之间的部分上方设有一条第二栅极走线32。

具体地，数据线31及第二栅极走线32均位于有效显示区内。

优选地，请参阅图3，所述第二栅极走线32与多条第一栅极走线11平行。

优选地，请参阅图3，每一第二栅极走线32的两端分别经对应的两个过孔21与该第二栅极走线32下方的第一栅极走线11接触。

具体地，请参阅图3，所述第二金属层30还包括分别与多个栅极12对应的多个源极及多个漏极(未图示)，每一栅极12对应的有源层的两端分别与该栅极12对应的源极及漏极连接，同一列栅极12所对应的源极连接同一条数据线31，从而由对应的栅极12、有源层、源极及漏极构成薄膜晶体管。

需要说明的是，本发明的阵列基板的制作方法在第二金属层30中设置多条数据线31的同时，还设置至少一条第二栅极走线32，并在第一金属层10及第二金属层30之间的绝缘层20上对应设置过孔21，每一第二栅极走线32经对应的一组过孔21与其下方的第一栅极走线11接触，从而将第二栅极走线32及其下方的第一栅极走线11并联，使得由第一栅极走线11及第二栅极走线32并行构成的栅极走线相对于现有技术中仅制作在第一金属层的栅极走线的阻抗大大降低，提升产品的品质，并且采用第二栅极走线32与其下方的第一栅极走线11并联而非将第二栅极走线32下方的第一栅极走线11断开，能够避免第二栅极走线32与第一栅极走线11接触不良导致的由两者构成的栅极走线断线影响良率的问题，并且能够提升栅极走线的抗静电能力。

基于同一发明构思，本发明还提供一种显示装置，包括上述的阵列基板，在此不再对阵列基板的结构进行重复性描述。该显示装置可以为现有技术中常见的具有阵列基板的显示装置，例如液晶显示装置及有机发光二极管显示装置。

需要说明的是，本发明的显示装置在阵列基板的第二金属层30中设置多条数据线31的同时，还设置至少一条第二栅极走线32，并在第一金属层10及第二金属层30之间的绝缘层20上对应设置过孔21，每一第二栅极走线32经对应的一组过孔21与其下方的第一栅极走线11接触，从而将第二栅极走线32及其下方的第一栅极走线11并联，使得由第一栅极走线11及第二栅极走线32并行构成的栅极走线相对于现有技术中仅制作在第一金属层的栅极走线的阻抗大大降低，提升产品的品质，并且采用第二栅极走线32与其下方的第一栅极走线11并联而非将第二栅极走线32下方的第一栅极走线11断开，能够避免第二栅极走线32与第一栅极走线11接触不良导致的由两者构成的栅极走线断线影响良率的问题，并且能够提升栅极走线的抗静电能力。

综上所述，本发明的阵列基板的第一金属层包括平行间隔设置的多条第一栅极走线，第二金属层包括平行间隔设置的多条数据线及与多条数据线相间隔的至少一条第二栅极走线，多条第一栅极走线与多条数据线垂直交叉，每一第二栅极走线位于多条第一栅极走线中的一条的上方，绝缘层对应每一第二栅极走线设有一组过孔，每一组过孔包括相间隔的至少两个过孔，每一第二栅极走线经对应的一组过孔与其下方的第一栅极走线接触，从而能够降低栅极走线的阻抗，提升产品的品质。本发明的膜晶体管阵列基板的制作方法能够降低栅极走线的阻抗，提升产品的品质。本发明的显示装置能够降低栅极走线阻抗，提升产品的品质。

以上所述，对于本领域的普通技术人员来说，可以根据本发明的技术方案和技术构思作出其他各种相应的改变和变形，而所有这些改变和变形都应属于本发明权利要求的保护范围。