阵列基板的制备方法和制备系统与流程

本发明涉及显示技术领域，尤其涉及一种阵列基板的制备方法和制备系统。

背景技术：

现有的顶栅结构薄膜晶体管，一般在形成栅极及栅极绝缘层图形后，再对有源层导体化来形成源漏极的欧姆接触层。

导体化工艺在栅极绝缘层刻蚀后完成，之后进行灰化来去除光刻胶，一方面，灰化过程氧气的使用会导致有缘层的导体化效果发生变化，降低与源漏极接触区域的电阻率；另一方面，因采用自对位光罩，导体化区域大小及效果取决于栅极绝缘层，若栅极绝缘层刻蚀均一性出现波动或者干刻横向加大，会使导体化效果变差，影响未被导体化处理的沟道区长度。

因此，现有顶栅结构薄膜晶体管存在有源层导体化效果不佳的技术问题，需要改进。

技术实现要素：

本发明提供一种阵列基板的制备方法，以解决现有阵列基板存在的有源层导体化效果不佳的技术问题。

为解决上述问题，本发明提供的技术方案如下：

本发明提供一种阵列基板的制备方法，包括：

提供基板；

在所述基板上依次制备层叠设置的有源层、栅绝缘层、栅极层、保护层，并对所述保护层图案化形成保护层图案；

以所述保护层图案为掩模，对所述栅极层进行刻蚀形成栅极；

以所述保护层图案为掩模，对所述有源层的第一区域进行导体化处理，所述第一区域为未被所述保护层图案在所述有源层上的投影覆盖的区域；

以所述保护层图案为掩膜，对所述栅绝缘层进行刻蚀形成栅绝缘层图案；

剥离所述保护层图案。

在本发明的阵列基板的制备方法中，所述以所述保护层图案为掩模，对所述有源层的第一区域进行导体化处理，所述第一区域为未被所述保护层图案在所述有源层上的投影覆盖的区域的步骤包括：对所述第一区域进行准分子激光照射。

在本发明的阵列基板的制备方法中，所述对所述第一区域进行准分子激光照射的步骤包括：用氟化氪激光进行照射。

在本发明的阵列基板的制备方法中，所述对所述第一区域进行准分子激光照射的步骤包括：用氟化氩激光进行照射。

在本发明的阵列基板的制备方法中，所述对所述第一区域进行准分子激光照射的步骤包括：用氯化氙激光进行照射。

在本发明的阵列基板的制备方法中，所述以所述保护层图案为掩模，对所述有源层的第一区域进行导体化处理，所述第一区域为未被所述保护层图案在所述有源层上的投影覆盖的区域的步骤包括：对所述第一区域进行烘烤。

在本发明的阵列基板的制备方法中，所述对所述第一区域进行烘烤的步骤包括：用300℃至350℃温度烘烤。

在本发明的阵列基板的制备方法中，所述在所述基板上依次制备层叠设置的有源层、栅绝缘层、栅极层、保护层，并对所述保护层图案化形成保护层图案的步骤包括：在所述栅极层上涂布光刻胶，并对光刻胶图案化。

在本发明的阵列基板的制备方法中，所述以所述保护层图案为掩模，对所述栅极层进行刻蚀形成栅极的步骤包括：对所述栅极层采用湿法刻蚀。

在本发明的阵列基板的制备方法中，所述以所述保护层图案为掩膜，对所述栅绝缘层进行刻蚀形成栅绝缘层图案的步骤包括：对所述栅绝缘层采用干法刻蚀。

本发明的有益效果为：本发明提供一种阵列基板的制备方法，所述制备方法包括：提供基板；在所述基板上依次制备层叠设置的有源层、栅绝缘层、栅极层、保护层，并对所述保护层图案化形成保护层图案；以所述保护层图案为掩模，对所述栅极层进行刻蚀形成栅极；以所述保护层图案为掩模，对所述有源层的第一区域进行导体化处理，所述第一区域为未被所述保护层图案在所述有源层上的投影覆盖的区域；以所述保护层图案为掩膜，对所述栅绝缘层进行刻蚀形成栅绝缘层图案；剥离所述保护层图案。本发明通过保护层图案为掩膜，透过栅绝缘层对有源层进行导体化工艺，使导体化位置更精准，同时用剥离的方式去除保护层图案，不会导致有源层的电阻率上升。

附图说明

为了更清楚地说明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单介绍，显而易见地，下面描述中的附图仅仅是发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例提供的阵列基板的制备方法流程图；

图2为本发明实施例提供的阵列基板的制备过程中第一阶段的结构示意图；

图3为本发明实施例提供的阵列基板的制备过程中第二阶段的结构示意图；

图4为本发明实施例提供的阵列基板的制备过程中第三阶段的结构示意图；

图5为本发明实施例提供的阵列基板的制备过程中第四阶段的结构示意图；

图6为本发明实施例提供的阵列基板的制备过程中第五阶段的结构示意图；

图7为本发明实施例提供的阵列基板的制备过程中第六阶段的结构示意图；

图8为本发明实施例提供的阵列基板的制备过程中第七阶段的结构示意图；

图9为本发明实施例提供的阵列基板的制备过程中第八阶段的结构示意图；

图10为本发明实施例提供的阵列基板的制备过程中第九阶段的结构示意图；

图11为本发明实施例提供的阵列基板的制备过程中第十阶段的结构示意图。

具体实施方式

以下各实施例的说明是参考附加的图示，用以例示本发明可用以实施的特定实施例。本发明所提到的方向用语，例如[上]、[下]、[前]、[后]、[左]、[右]、[内]、[外]、[侧面]等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。在图中，结构相似的单元是用以相同标号表示。

如图1所示，本发明提供的阵列基板的制备方法包括以下步骤：

s1、提供基板；

s2、在基板上依次制备层叠设置的有源层、栅绝缘层、栅极层、保护层，并对保护层图案化形成保护层图案；

s3、以保护层图案为掩模，对栅极层进行刻蚀形成栅极；

s4、以保护层图案为掩模，对有源层的第一区域进行导体化处理，第一区域为未被保护层图案在有源层上的投影覆盖的区域；

s5、以保护层图案为掩膜，对栅绝缘层进行刻蚀形成栅绝缘层图案；

s6、剥离保护层图案。

下面结合图2至图11对该制备方法进行具体说明。

在步骤s1中，如图2所示，先提供基板10，基板10可以是绝缘且透明的玻璃基板或树脂基板，对基板10进行预清洗，然后在基板10上形成遮光层20和缓冲层30。

遮光层20可以是叠层的钼铝钼(mo/al/mo)结构或叠层的钛铝钛(ti/al/ti)结构，也可以是单层的钼结构或者单层的铝结构，通过物理气相沉积法沉积在基板10上，之后再进行黄光及干法刻蚀和剥离工艺，形成遮光层图案。在一种实施例中，遮光层20的膜厚为150纳米。

缓冲层30可以是叠层的siox/sinx结构，也可以是单层的sinx结构或siox结构，通过化学气相沉积法沉积在遮光层20上，在一种实施例中，缓冲层30为叠层的sio/sinx结构，sio的膜层厚度为200纳米，sinx的膜层厚度也为200纳米。

在步骤s2中，如图3所示，先在缓冲层30上形成有源层40。有源层40可以采用金属氧化物材料如氧化锌zno、氧化铟ino，或基于上述两种材料的多元金属氧化物半导体如氧化铟镓锌igzo、氧化铟锌izo、氧化锌锡zto，氧化铪铟锌hizo、氧化铟锡ito等。

有源层40可通过物理气相沉积等方法沉积在缓冲层30上，进行烘烤后进行黄光工艺，通过草酸刻蚀形成有源层图案。在一种实施例中，有源层40的膜层厚度为100纳米。

如图4所示，再在有源层40上形成栅绝缘层50和栅极60。

栅绝缘层50的材料可以为氧化硅，通过化学气相沉积法沉积在有源层40上，在一种实施例中，栅绝缘层50的膜层厚度为140纳米。

栅极层60的材料可以为铜、银等导电金属，通过化学气相沉积法沉积在栅绝缘层50上，在一种实施例中，栅极层60为cu/ti叠层结构，铜的膜层厚度为400纳米，钛的膜层厚度为30纳米。

如图5所示，在栅极层60上沉积保护层61，在本实施例中，保护层61的材料为光刻胶。

如图6所示，采用单色调掩膜板(图未示出)对保护层61进行曝光显影，得到保护层图案611。

在步骤s3中，如图7所示，以保护层图案611以掩膜，对栅极层60进行曝光、显影、刻蚀，形成栅极601。

在一种实施例中，采用铜酸溶液湿法刻蚀形成栅极601，由于湿法刻蚀是各向同性的，因此导致栅极601的宽度小于保护层图案611的宽度。

在步骤s4中，如图8所示，以保护层图案611以掩膜，对有源层40的第一区域进行导体化处理，第一区域为未被保护层图案611在有源层40上的投影覆盖的区域，在本实施例中，第一区域包括位于有源层40一端的源极掺杂区411、以及位于有源层40另一端的漏极掺杂区412。对该区域进行导体化处理可以有多种方法。

在一种实施例中，对第一区域采用准分子激光照射，实现导体化。

准分子激光是一种气体脉冲激光波，方向性极强，被照射区域吸收高能量，通过原子振动产生热量，可以使势垒降低，提高电阻率，穿过栅绝缘层50对有源层40进行轰击后，使有源层40的电阻率发现显著变化，且工艺制程窗口大。

在一种实施例中，准分子激光为氯化氙(xecl)激光、氟化氩(arf)激光、氟化氪(krf)激光或氯化氙(xef)激光中的一种。

在一种实施例中，对第一区域采用高温烘焙，实现导体化，烘焙的温度为300℃至350℃。

通过对第一区域采用高温烘焙，该区域的能量升高，也可以达到降低势垒，提高有源层40电阻率的作用。

本发明实施例中采用准分子激光照射或高温烘焙的方式进行导体化制程，使有源层40与源漏极接触区域的接触性能更高，接触寄生电阻更小，保证半导体器件开关电压稳定。

在现有技术中，由于导体化制程中采用自对位光罩，导体化区域大小及效果取决于栅极绝缘层，若栅极绝缘层刻蚀均一性出现波动或者干刻横向加大，会使导体化效果变差，影响未被导体化处理的沟道区长度，从而导致tft阈值电压的特性变差，影响显示装置的产品品质。本发明采用保护层图案611为掩膜，导体化的区域不受栅绝缘层刻蚀效果的影响，使得导体化的位置更加精准。

在步骤s5中，如图9所示，一保护层图案611为掩膜，对栅绝缘层50进行刻蚀，形成栅绝缘层图案501。

栅绝缘层50的刻蚀采用干法刻蚀，包括电感耦合等离子体(inductivelycoupledplasma，icp)干法刻蚀、增强电容耦合等离子体(enhancedcapacitivecoupledplasma，eccp)干法刻蚀或反应离子刻蚀(reactiveionetching，rie)干法刻蚀等。

在本实施例中，栅绝缘层50的刻蚀采用增强电容耦合等离子体(eccp)工艺模式，功率为500-2000w，过刻量为30-80％，工艺气体可采用氟系气体和氧气的混合气体。其中，氟系气体包括六氟化硫sf6、三氟化氮nf3、四氟化碳cf4、以及八氟环丁烷c4f8中的一种或多种，相应的，工艺气体的也包括多种，例如可以包括六氟化硫sf6和氧气o2的混合气体，三氟化氮nf3和氧气o2的混合气体，或者四氟化碳cf4和氧气o2的混合气体等。

在步骤s6中，如图10所示，剥离保护层图案611。在本实施例中，剥离是指采用剥离液去除保护层图案611，采用的剥离液为丙酮和乙醇的混合物。

在现有技术中，导体化工艺完成后，使用灰化工艺去除保护层，灰化工作中氧气的使用会可能导致有缘层的导体化效果发生变化，影响导体化区域与源漏极的接触电阻，本发明中采用剥离的方法去除保护层图案611，可以避免导体化后进行灰化而导致电阻率上升的问题。

在保护层图案611去除后，如图11所示，先在栅极601表面形成介电层70，介电层70中形成有第一过孔711和第二过孔712。

在栅极601上沉积介电层70，介电层70覆盖有源层40、栅绝缘图案501和栅极601，之后在介电层70上涂覆一层光刻胶，采用单色调掩膜版对光刻胶进行曝光、显影，在对应第一过孔711和第二过孔712的位置分别形成完全曝光区域，无光刻胶，暴露介电层70，在其它位置形成未曝光区域，保留光刻胶；之后，对完全曝光区域的介电层70进行刻蚀并剥离剩余的光刻胶，形成具有第一过孔711和第二过孔712的介电层70的图案。

第一过孔711和第二过孔712分别设置在有源层40两端的导体化区域上，其中，第一过孔711对应于源极掺杂区411，第二过孔712对应于漏极掺杂区412.

介电层70的材料为氧化硅siox、氮化硅sinx、氮硅化合物中的两种或多种的任意组合所构成的复合层结构，在一种实施例中，介电层70的膜层厚度为100～400纳米。

然后，在介电层70上形成源极81和漏极82。

在介电层70上沉积源极金属薄膜和漏极金属薄膜，并在源极金属薄膜和漏极金属薄膜上涂覆一层光刻胶；采用单色调掩膜版对源极金属薄膜和漏极金属薄膜进行曝光、显影，在对应源极81和漏极82位置分别形成未曝光区域，保留光刻胶，在其它位置形成完全曝光区域，无光刻胶，暴露出源极金属薄膜和漏极金属薄膜；对完全曝光区域的源极金属薄膜和漏极金属薄膜进行刻蚀并剥离剩余的光刻胶，形成源极81和漏极82。

源极81和漏极82分别通过第一过孔711和第二过孔712与导体化区域连接，其中，源极81通过第一过孔711与源极掺杂区411连接，漏极82通过第二过孔712与漏极掺杂区412连接。

源极81和漏极82的材质可以采用铂pt、铜cu、银ag、钼mo、铬cr、铝al、钽ta、钛ti、钨w等金属中的一种或多种。

在一种实施例中，源极81和漏极8采用铜/钼结构，其中铜的膜层厚度为650纳米，钼的膜层厚度为20纳米。

最后，在介电层70上沉积形成钝化层90，钝化层90覆盖源极81和漏极82，以保护源极81和漏极82表面不被氧化，形成钝化层90的材料可以为氧化硅等。

本发明还提供一种阵列基板的制备系统，包括：

有源层制备装置，用于在基板上形成有源层；

栅绝缘层制备装置，用于在有源层上形成栅绝缘层；

栅极层制备装置，用于在栅绝缘层上形成栅极层；

保护层图案形成装置，用于在栅极层上形成保护层，并图案化形成保护层图案；

栅极刻蚀装置，用于以保护层图案为掩模，对栅极层进行刻蚀形成栅极；

导体化装置，用于以保护层图案为掩模，对有源层的第一区域进行导体化处理，其中第一区域未被保护层图案在有源层上的投影覆盖；

栅绝缘层刻蚀装置，用于以保护层图案为掩膜，对栅绝缘层进行刻蚀形成栅绝缘层图案；

保护层去除装置，用于剥离保护层图案。

在一种实施例中，导体化装置包括准分子激光照射构件，用于氯化氙(xecl)激光、氟化氩(arf)激光、氟化氪(krf)激光或氯化氙(xef)激光中的一种。

由于准分子激光是一种气体脉冲激光波，方向性极强，被照射区域吸收高能量，通过原子振动产生热量，可以使势垒降低，提高电阻率，穿过栅绝缘层对有源层进行轰击后，使有源层的电阻率发现显著变化，且工艺制程窗口大。

在一种实施例中，导体化装置包括烘焙构件，用于在300℃至350℃的温度对有源层的第一区域进行烘焙。

通过对第一区域采用高温烘焙，该区域的能量升高，也可以达到降低势垒，提高有源层电阻率的作用。

本发明采用保护层图案为掩膜，导体化的区域不受栅绝缘层刻蚀效果的影响，使得导体化的位置更加精准。同时，用剥离的方式去除保护层图案，不会导致有源层的电阻率上升。

根据上述实施例可知：

本发明提供一种阵列基板的制备方法，制备方法包括：提供基板；在基板上依次制备层叠设置的有源层、栅绝缘层、栅极层、保护层，并对保护层图案化形成保护层图案；以保护层图案为掩模，对栅极层进行刻蚀形成栅极；以保护层图案为掩模，对有源层的第一区域进行导体化处理，第一区域为未被保护层图案在有源层上的投影覆盖的区域；以保护层图案为掩膜，对栅绝缘层进行刻蚀形成栅绝缘层图案；剥离保护层图案。本发明通过保护层图案为掩膜，透过栅绝缘层对有源层进行导体化工艺，使导体化位置更精准，同时用剥离的方式去除保护层图案，不会导致有源层的电阻率上升。

综上所述，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。