基于手动绑线机的高密度封装芯片失效定位方法与流程

本发明是关于芯片失效分析技术领域，特别是关于一种基于手动绑线机的高密度封装芯片失效定位方法。

背景技术：

芯片内部失效定位的手段通常有两种，一种是微光显微镜(emissionmicroscope，简称emmi)分析，一种是激光束电阻异常侦测激光束电阻异常侦测(opticalbeaminducedresistancechange，简称obirch)。其中，emmi是利用铟镓砷探头对芯片中电子空穴复合过程中产生的光子进行捕捉，而后通过电脑运算进行背景处理，形成热点标注。对失效样品及好品以同样样品进行上述实验，对比好品及失效样品之间的差异，从而定位到失效点。emmi主要用于结漏电(junctionleakage)、接触毛刺(contactspiking)、栅氧化缺陷(gateoxidedefects)、热电子(hotelectrons)、闩锁效应(latchup)等。obirch是利用激光束感生电阻变化，其主要用于欧姆短路(ohmicshort)、金属线缺陷(metallinedefect)、静电放电缺陷(esddefect)、lowpowerleakage(lowpowerleakage)等。

芯片通常固定在芯片封装内，芯片封装的作用是安放、固定、密封、保护芯片和增强电热性能的作用。通常芯片固定在芯片封装内有两种形式，一种是绑线(wirebonding)形式，一种是倒装(flipchip)形式。然而，在采用上述两种方法进行实验时，均需要将芯片开封，而emmi实验多适合裸露出芯片背面，因为光子易穿透硅而溢出。obirch实验多适合正面开，利于激光对样品加热，从而捕获到电阻变化。现有技术通常采用激光开封机对芯片封装的塑封部分进行预开封，开封后继续用酸液腐蚀直至腐蚀至芯片表面或芯片背部。对于可引出管脚的封装类型，通过探针直接连接外接针脚，即可进行emmi或obirch实验，但多数倒装(flipchip)形式的封装则无法通过探针连接针脚测试。现有技术的一些测试方法存在以下问题：

直接开封测试法主要应有于存在外接部针脚的封装类型，芯片封装通过背面开封后，可以直接接上封装外部管脚，而后对芯片背面开封，开封后进行emmi或obirch测试，主要问题是该方法仅适用于外部针脚超出封装体的封装类型如：qfp、sop、plcc等。该方法不适用于其他无超封装体针脚型封装，如bga、qfn、csp等高密度封装，所以该方法存在很大的弊端。

开封焊接法主要问题是容易受焊接人员水平和密度影响。该方法是通过焊接的方法将芯片封装的针脚引出，达到例如qfp、sop类型封装的特征。但由于焊接时焊接人员的水平直接导致了该方法是否可行，并且，该方法在焊接时存在粘连、高低不平等问题，所以，焊接很大程度上受工程师的经验影响，可控度比较低。而现今高密度封装发展迅猛，针脚的pitch值很低，人工焊接已经无法满足高密度封装的需求。

芯片取die直测法主要问题为需要正面进行emmi测试，高密度封装多数采用6层甚至更多层次金属布线，过多金属布线层会阻挡器件层产生的光子溢出，导致光子自边缘或空旷区域溢出，致使热点位置不准确，不能准确定位。

因此，需要一种能够解决无法直接连接外接针脚的封装芯片失效定位问题(诸如qfn、bga等)的方法。

公开于该背景技术部分的信息仅仅旨在增加对本发明的总体背景的理解，而不应当被视为承认或以任何形式暗示该信息构成已为本领域一般技术人员所公知的现有技术。

技术实现要素：

本发明的目的在于提供一种基于手动绑线机的高密度封装芯片失效定位方法，其能够克服现有技术的上述问题。

为实现上述目的，本发明提供了一种基于手动绑线机的高密度封装芯片失效定位方法，该高密度封装芯片失效定位方法包括如下步骤：

s1：提供cob转接板，并对转接板进行开窗预处理；

s2：提供透明薄载玻片；

s3：将芯片背面开封或者正面开封，露出硅基面；

s4：将芯片的开封面朝向载波片，并进行粘接固定；

s5：芯片粘接固定后将透明薄载玻片粘到转接板的开窗部位，使得硅基面朝向待观测面；

s6：设置绑线机参数；

s7：使用绑线机将芯片的待测针脚与转接板的指定管脚相连接；以及

s8：使用emmi定位芯片失效位置。

在一优选的实施方式中，步骤s1中对转接板进行开窗预处理具体为：根据芯片的开窗尺寸在转接板的中央开槽。

在一优选的实施方式中，步骤s6中设置绑线机参数包括：设置超声功率为200-230w、超声时间为100-150s、超声压力为125pa。

在一优选的实施方式中，步骤s6中设置绑线机参数还包括：设置焊接温度为常温。

在一优选的实施方式中，透明薄载玻片的厚度为1mm。

在一优选的实施方式中，步骤s4和s5中均采用热熔蜡进行粘接。

在一优选的实施方式中，步骤s7中使用绑线机通过键合金-铜、金-锡、金-镍将芯片的待测针脚与转接板的指定管脚相连接。

在一优选的实施方式中，步骤s8中使用emmi定位芯片失效位置为：通过对比分析失效样品和好样品的emmi效果图，以定位芯片的失效位置。

与现有技术相比，根据本发明的基于手动绑线机的高密度封装芯片失效定位方法具有如下优点：本发明通过转接板、载玻片与手动绑线机相结合，通过设置手动绑线机参数，可以与镍、锡、铜等多种金属材料。本发明克服了直接开封测试法中由许多类型封装无外延针脚无法测试问题，也可以规避芯片取die直测法无法背面定位的问题，同时具备价格低廉、使用范围广的优点；本发明通过绑线机可以绑定印制电路板、solderbump、镀镍针脚等多种材料，本专利的绑线参数可以保证形成的金-铜、金-锡、金-镍等材料的粘结力在测试可接受范围内。因此，克服了开封焊接法遇到的高密度封装无法焊接及焊接水平参差不齐无法焊接的问题。

附图说明

图1是根据本发明一实施方式的高密度封装芯片失效定位方法的流程图。

图2是根据本发明一实施方式的经过开窗预处理的cob转接板示意图。

图3是根据本发明一实施方式的芯片、载玻片和转接板连接示意图。

图4是根据本发明一实施方式的芯片、载玻片和转接板连接效果图。

图5是根据本发明一实施方式的绑线后的效果图。

图6a是根据本发明一实施方式的好品emmi效果图。

图6b是根据本发明一实施方式的失效品emmi效果图。

具体实施方式

下面结合附图，对本发明的具体实施方式进行详细描述，但应当理解本发明的保护范围并不受具体实施方式的限制。

除非另有其它明确表示，否则在整个说明书和权利要求书中，术语“包括”或其变换如“包含”或“包括有”等等将被理解为包括所陈述的元件或组成部分，而并未排除其它元件或其它组成部分。

如图1-5所示，根据本发明优选实施方式的基于手动绑线机的高密度封装芯片失效定位方法，包括如下步骤：步骤s1：提供cob转接板1，并对转接板进行开窗预处理；步骤s2：提供透明薄载玻片2；步骤s3：将芯片3背面开封或者正面开封，露出硅基面(注意开封时不要破坏封装连接关系)；步骤s4：将芯片3的开封面朝向载波片2，并进行粘接固定；步骤s5：芯片粘接固定后将透明薄载玻片粘到转接板的开窗部位4，使得硅基面朝向待观测面；步骤s6：设置绑线机参数；步骤s7：使用绑线机将芯片的待测针脚与转接板的指定管脚相连接；以及步骤s8：使用emmi定位芯片失效位置。

上述方案中，步骤s1中对转接板进行开窗预处理具体为：根据芯片的开窗尺寸在转接板1的中央开槽，如图2所示。优选地，透明薄载玻片的厚度为1mm。

在一优选的实施方式中，如图3所示，芯片3的开封面朝向透明薄载波片2，使用热熔蜡进行粘接，芯片3粘接固定后使用热熔蜡把透明薄载玻片2粘到转接板1的开窗部位，并保证芯片硅基朝向待观测面，效果图如图4所示。

在一优选的实施方式中，步骤s6中设置绑线机参数包括：设置超声功率为200-230w、超声时间为100-150s、超声压力为125pa，设置焊接温度为常温。

在一优选的实施方式中，步骤s7中使用绑线机通过键合金-铜、金-锡、金-镍将芯片的待测针脚与转接板的指定管脚相连接。绑线后的效果图如图5所示。

在一优选的实施方式中，步骤s8中使用emmi定位芯片失效位置为：通过对比分析失效样品和好样品的emmi效果图，以定位芯片的失效位置，如图6a和6b所示。

前述对本发明的具体示例性实施方案的描述是为了说明和例证的目的。这些描述并非想将本发明限定为所公开的精确形式，并且很显然，根据上述教导，可以进行很多改变和变化。对示例性实施例进行选择和描述的目的在于解释本发明的特定原理及其实际应用，从而使得本领域的技术人员能够实现并利用本发明的各种不同的示例性实施方案以及各种不同的选择和改变。本发明的范围意在由权利要求书及其等同形式所限定。