功率半导体器件及其制作工艺的制作方法

[0001]
本申请涉及功率半导体器件技术领域，具体而言，涉及一种功率半导体器件及其制作工艺。


背景技术：

[0002]
为了保证芯片的导通电阻或压降，现有技术中的芯片制造工艺会在正面工艺完成后，对晶圆进行背面减薄处理。随着芯片制造技术的不断发展，芯片的厚度不断减薄，而越来越薄的芯片厚度，减薄工艺会对晶圆造成的损伤，导致晶圆碎片、缺角等异常问题，带来越来越高的碎片率，特别是随着晶圆尺寸的不断增加，晶圆碎片率也直线上升，造成了大量成本的浪费；此外减薄工艺对晶圆应力会造成变化，应力释放不充分会导致后续的封装等出现可靠性问题。


技术实现要素：

[0003]
为了解决上述技术问题或者至少部分地解决上述技术问题，本申请提供了一种功率半导体器件的制作方法以及通过该方法制备的功率半导体器件。
[0004]
为了实现上述目的，根据本技术方案的一个方面，本技术方案提供了一种功率半导体器件的制作工艺。
[0005]
根据本申请实施例的功率半导体器件的制作工艺，其包括以下步骤：
[0006]
在衬底的正面沉积一层外延层并完成功率半导体器件正面结构的制作；
[0007]
对所述衬底的背面进行刻蚀，刻蚀穿整个衬底，直至外延层，形成引线孔；
[0008]
在所述引线孔里填充金属并在所述衬底背面垫积形成背面金属层，并退火合金，将所述外延层通过金属引线到背面金属层。
[0009]
进一步的，功率半导体器件的制作工艺还包括：在对所述衬底的背面进行刻蚀之前，对所述衬底的背面进行清洗，清洗掉所述衬底背面的沾污和多余的膜层。
[0010]
进一步的，功率半导体器件的制作工艺还包括：对所述衬底的背面进行刻蚀之前，在所述功率半导体器件的正面贴上保护膜，并在刻蚀形成所述引线孔后去除所述保护膜。
[0011]
进一步的，所述保护膜为蓝膜、uv膜、白膜或干膜。
[0012]
进一步的，形成所述引线孔的方法包括：
[0013]
在所述衬底的背面涂覆光刻胶；
[0014]
通过光刻工艺去除所述引线孔位置的光刻胶形成窗口，露出衬底；
[0015]
通过刻蚀方法去除光刻胶没有覆盖区域的衬底，形成所述引线孔；
[0016]
在对所述衬底刻蚀完成后，去除剩余的光刻胶。
[0017]
进一步的，形成所述引线孔的刻蚀工艺为干法刻蚀工艺或湿法刻蚀工艺。
[0018]
进一步的，所述衬底包括sic衬底、si衬底、蓝宝石衬底和gan衬底中的一种。
[0019]
进一步的，功率半导体器件的制作工艺还包括：将所述外延层通过金属引线到背面金属层后，通过封装工艺完成所述功率半导体器件的制备。
[0020]
为了实现上述目的，根据本技术方案的第二个方面，本技术方案还提供了一种功率半导体器件。
[0021]
根据本申请实施例的功率半导体器件，其通过本申请提供的上述的功率半导体器件的制作工艺制备而得。
[0022]
所述功率半导体器件包括由下至上依次层叠的背面金属层、衬底、外延层和正面结构，所述背面金属层通过设置于所述衬底内的金属与所述外延层连接。
[0023]
进一步的，所述衬底内形成有贯穿的引线孔，用于连接所述背面金属层和所述外延层的金属填充于所述引线孔内。
[0024]
进一步的，所述正面结构包括源极、漏极、栅极、氧化层、场板和钝化层中的至少一种。
[0025]
本申请技术方案所提供的功率半导体器件的制作工艺，不需对衬底进行减薄，而是采用引线孔技术，将背面电极引出。在不影响焊接工艺和功率半导体器件电性的基础上，取缔了减薄工艺，保留了衬底作为支撑，避免了减薄过程以及后续薄片制作工艺上造成的碎片风险，节约了成本。
附图说明
[0026]
构成本申请的一部分的附图用来提供对本申请的进一步理解，使得本申请的其它特征、目的和优点变得更明显。本申请的示意性实施例附图及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
[0027]
图1为现有技术中功率半导体器件的结构示意图；
[0028]
图2为本申请实施例提供的功率半导体器件的结构示意图；
[0029]
图3-8本申请实施例提供的gan功率半导体器件的制造方法各步骤对应的结构示意图。
具体实施方式
[0030]
为了使本技术领域的人员更好地理解本申请方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分的实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本申请保护的范围。
[0031]
需要说明的是，本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本申请的实施例。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
[0032]
在本申请中，术语“上”、“下”、“内”、“中”、“外”、“前”、“后”等指示的方位或位置关系为基于附图所示的方位或位置关系。这些术语主要是为了更好地描述本申请及其实施例，并非用于限定所指示的装置、元件或组成部分必须具有特定方位，或以特定方位进行构
造和操作。
[0033]
并且，上述部分术语除了可以用于表示方位或位置关系以外，还可能用于表示其他含义，例如术语“上”在某些情况下也可能用于表示某种依附关系或连接关系。对于本领域普通技术人员而言，可以根据具体情况理解这些术语在本申请中的具体含义。
[0034]
此外，术语“设置”、“连接”、“固定”应做广义理解。例如，“连接”可以是固定连接，可拆卸连接，或整体式构造；可以是机械连接，或电连接；可以是直接相连，或者是通过中间媒介间接相连，又或者是两个装置、元件或组成部分之间内部的连通。对于本领域普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。
[0035]
需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。
[0036]
技术人员在生产实践中发现，为了保证芯片的导通电阻或压降，现有技术中的功率半导体器件制造工艺会在正面工艺完成后，对晶圆进行背面减薄处理。如图1所示，减薄后的功率半导体器件的衬底被去除，通过背面金属层直接与外延层进行连接。图1所示的功率半导体器件的减薄工艺会对晶圆造成的损伤，导致晶圆碎片、缺角等异常问题，带来越来越高的碎片率，特别是随着晶圆尺寸的不断增加，晶圆碎片率也直线上升，造成了大量成本的浪费；此外减薄工艺对晶圆应力会造成变化，应力释放不充分会导致后续的封装等出现可靠性问题。
[0037]
下面将参照附图对本发明的示例性实施方式作详细说明。在图中，为了方便说明，放大了层和区域的厚度，所示大小并不代表实际尺寸。尽管这些图并不是完全准确的反映出器件的实际尺寸，但是它们还是完整的反映了区域和组成结构之间的相互位置，特别是组成结构之间的上下和相邻关系。参考图是本发明的理想化实施例的示意图，本发明所示的实施例不应该被认为仅限于图中所示区域的特定形状，而是包括所得到的形状，比如制造引起的偏差。同时在下面的描述中，所使用的术语衬底可以理解为包括正在工艺加工中的半导体衬底，可能包括在其上所制备的其它薄膜层。
[0038]
如图3-8所示，本实施例公开了一种功率半导体器件的制作方法，其包括以下步骤：
[0039]
步骤1：如图3所示，提供一个衬底2，于衬底2上形成一层外延层3，并完成功率半导体器件正面结构4的制作。
[0040]
其中，衬底2包括但不限于sic衬底、si衬底、蓝宝石衬底或gan衬底。其中，外延层3的形成方法包括但不限于化学气相沉积工艺，例如mocvd。外延层3可以为n型也可以为p型，根据需要来具体设定，此外外延层3的厚度也可以根据需要来进行具体设定，例如用于高速数字电路的功率半导体器件的外延层的典型厚度是0.5到5微米，用于硅功率器件的外延层的典型厚度是50到100微米。
[0041]
步骤2：对所述衬底2的背面进行刻蚀，刻蚀穿整个衬底2，直至外延层3，形成引线孔5。
[0042]
该步骤可以具体包括：
[0043]
首先，如图3所示，在完成了正面结构4的功率半导体的正面贴上保护膜，用以保护功率半导体器件的正面结构4，防止在对功率半导体器件的背面操作时造成正面的划伤和沾污等。优选的，保护膜包括但不限于蓝膜、uv膜、白膜或干膜。
[0044]
然后，对图3所示的结构中衬底2的背面进行清洗，清洗掉所述衬底2背面的沾污和多余的膜层，得到如图4所示的结构。
[0045]
然后，在所述衬底2的背面涂覆光刻胶，通过光刻工艺去除所述引线孔位置的光刻胶形成窗口，露出衬底2，得到如图5所示的结构。
[0046]
然后，通过刻蚀方法去除光刻胶没有覆盖区域的衬底2，刻蚀穿整个衬底2，直至外延层3，做出引线孔6，得到如图6所示的结构。其中形成所述引线孔6的刻蚀工艺可以为干法刻蚀工艺或湿法刻蚀工艺
[0047]
最后，在对所述衬底2刻蚀完成后，去除剩余的光刻胶和正面贴覆的保护膜，得到如图7所示的结构。
[0048]
在本步骤中，引线孔6的位置在管芯原胞区(cell区)范围内均匀分布，来保证不会在背面有电势差别，引线孔6的数量以保证背面的引线孔6的总面积大于等于正面的引线孔为宜，这样不会成为导通电流的瓶颈。
[0049]
步骤3：如图8所示，在所述引线孔6里填充金属5并在所述衬底2背面垫积形成背面金属层1，并退火合金，将所述外延层3通过金属5引线到背面金属层1。由于衬底2通常比较厚，引线孔6里的金属6优选采用钨塞工艺进行填充金属钨，背面金属层1可以使用的材质包括但不限于al、ti、ni和ag中的至少一种。
[0050]
步骤4：通过封装工艺进行器件的封装，完成功率半导体器件的制备。
[0051]
根据上述实施例的功率半导体器件的加工方法还可以包括其他的必要步骤，并且对应的步骤实现方式和顺序均可参考现有技术，对于本领域的普通技术人员来说是可知的，在此不再详细描述。
[0052]
如图2和8所示，本申请实施例提供了通过上面的实施例提供的制作工艺制得的功率半导体器件，其由下至上依次层叠的背面金属层1、衬底2、外延层3和正面结构4，所述背面金属层1通过设置于所述衬底2内的金属5与所述外延层连3接。如图所示，衬底2内形成有贯穿的引线孔6，用于连接所述背面金属层1和所述外延层3的金属5填充于所述引线孔6内。
[0053]
其中，所述正面结构4包括但不限于源极、漏极、栅极、氧化层、场板和钝化层中的至少一种。
[0054]
根据上述实施例的功率半导体器件还可以包括其他的必要组件或结构，并且对应的布置位置和连接关系均可参考现有技术中的功率半导体器件，各未述及结构的连接关系、操作及工作原理对于本领域的普通技术人员来说是可知的，在此不再详细描述。
[0055]
本说明书中部分实施例采用递进或并列的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。
[0056]
以上仅是本发明的具体实施方式，使本领域技术人员能够理解或实现本发明。对这些实施例的多种修改对本领域的技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本将不会被限制于本文所示的这些实施例，而是要符合与本文所申请的原理和新颖特点相一致的最宽的范围。