半导体封装的制作方法

[0001]
本发明涉及半导体技术领域，尤其涉及一种半导体封装。


背景技术：

[0002]
半导体集成电路晶粒或芯片通常进行封装以防止外部环境污染或损坏等。封装可以提供物理保护，稳定性，与封装内部晶粒的外部连接。在一些情况下，动态随机存取内存(dynamic random access memory，dram)封装可以堆栈在底部封装上，以便形成封装叠层(package-on-package，pop)封装。
[0003]
然而，设置在顶部封装(即dram封装)和底部封装之间的中介体(interposer)基板，以及用于与dram芯片通信的高频互连迹线和/或通孔，会对pop封装的性能产生不利影响，特别是当底部封装包括易受攻击(vulnerable)的射频(radio-frequency，rf)芯片时。


技术实现要素：

[0004]
有鉴于此，本发明提供一种半导体封装，可以降低的噪声以满足灵敏度衰减(de-sense)的要求，以保护封装特别是底部封装的信号稳定。
[0005]
根据本发明的第一方面，公开一种半导体封装，包括：
[0006]
底部封装，包括基板，以并排方式布置在所述基板上的射频晶粒和系统单晶粒，覆盖所述射频晶粒和所述系统单晶粒的模塑料，以及位于所述模塑料上的中介体；
[0007]
连接元件，设置在所述基板的上表面上，其中所述连接元件围绕所述系统单晶粒；
[0008]
信号干扰屏蔽元件，设置在所述射频晶粒和所述系统单晶粒之间；以及
[0009]
顶部封装，安装在所述中介体上。
[0010]
本发明提供的半导体封装包括设置在所述射频晶粒和所述系统单晶粒之间的信号干扰屏蔽元件，可以阻止来自电路的潜在的数字高频数字信号干扰，以降低的噪声以满足灵敏度衰减的要求，以保护封装特别是底部封装的信号稳定。
附图说明
[0011]
图1是示出根据本发明一个实施例的示例性pop封装的示意性横截面图；
[0012]
图2是图1中的示例性pop封装的透视俯视图，示出了rf晶粒和soc(system-on-a-chip，系统单芯片)晶粒的并排布置以及pop封装的底部封装中rf晶粒和soc晶粒周围的连接元件的布置；
[0013]
图3是根据本发明另一实施例的pop封装的透视俯视图，示出了围绕rf晶粒和soc晶粒的连接元件的布置；
[0014]
图4是示出图1中的示例性pop封装的分离的接地平面配置的示意性局部俯视图；
[0015]
图5是示出图1中的pop封装的具有或不具有分离地接地平面的噪声与频率关系的曲线图；
[0016]
图6是根据本发明另一实施例的pop封装的示意性横截面图；
[0017]
图7是根据本发明又一实施例的pop封装的示意性横截面图；
[0018]
图8是根据本发明又一实施例的pop封装的示意性横截面图；
[0019]
图9是图8中的示例性pop封装的透视俯视图，示出了rf晶粒和soc晶粒的并排布置以及设置在pop的底部封装中的rf晶粒和soc晶粒周围的连接元件的布置封装。
具体实施方式
[0020]
在本发明实施例的以下详细描述中，参考了作为本发明的一部分的附图，并且其中通过图示的方式示出了可以实践本发明的特定优选实施例。足够详细地描述了这些实施例以使本领域技术人员能够实践它们，并且应该理解，可以利用其他实施例，并且可以在不脱离本发明的精神和范围的情况下进行机械，结构和程序上的改变。因此，以下详细描述不应被视为具有限制意义，并且本发明的实施例的范围仅由所附权利要求限定。
[0021]
应当理解，尽管本实施例可以使用术语第一，第二，第三，主要，次要等来描述各种元件，部件，区域，层和/或部分，但是这些元件，部件，区域，层和/或部分不应受这些术语的限制。这些术语仅用于将一个元件，组件，区域，层或部分与另一个元件，组件，区域，层或部分区分开。因此，在不脱离本发明构思的教导的情况下，下面讨论的第一或主要元件，组件，区域，层或部分可以称为第二或次要元件，组件，区域，层或部分。
[0022]
本实施例可以使用空间相对术语，例如“在
…
之下”，“在
…
下方”，“下方”，“在
…
下面”，“在
…
之上”，“上方”，“在
…
上面”等，以便于描述图中一个元素或特征与另一个元素或特征的关系。应当理解，除了图中所示的方向取向之外，空间相对术语旨在包括使用或操作中的装置的不同取向。例如，如果图中的设备被翻转，则描述为在其他元件或特征“在
…
下方”或“在
…
之下”或“下方”的元件将被定向在其他元件或特征“在
…
之上”或“上方”。因此，示例性术语“在
…
下方”和“下方”可以包括上方和下方的方向。装置可以以其他方式定向(旋转90度或在其他方位)，并且相应地解释本文使用的空间相对描述符。另外，还应理解，当层被称为在两个层“之间”时，它可以是两个层之间的唯一层，或者也可以存在一个或多个中间层。
[0023]
这里使用的术语仅用于描述特定实施例的目的，并不旨在限制本发明构思。如这里所使用的，单数形式“一”，“一个”和“该”，“所述”旨在也包括复数形式，除非上下文另有明确说明。将进一步理解，当在本说明书中使用时，术语“包括”和/或“包含”指定所述特征，整体，步骤，操作，元件和/或组件的存在，但不排除存在或者添加一个或多个其他特征，整体，步骤，操作，元素，组件和/或其组合。如这里所使用的，术语“和/或”包括一个或多个相关所列项目的任何和所有组合，并且可以缩写为“/”。
[0024]
应当理解，当元件或层被称为“在
…
上”，“连接到”，“耦合到”或“邻接”另一个元件或层时，它可以直接在另一个元件或层的上方，直接连接，直接耦合或直接邻接于另一个元件或层，或者可以在元件或层与另一个元件或层之间存在中间元件或层。相反，当元件被称为“直接在......上”，“直接连接到”，“直接耦合到”或“直接邻接”另一元件或层时，不存在中间元件或层。
[0025]
注意：(i)整个附图中的相同特征将由相同的参考标记表示，并且它们不一定出现在每个附图的详细描述中，并且(ii)一系列附图可以示出单个项目的不同方面，每个方面与可能出现在整个序列中的各种参考标签相关联，或者可能仅出现在序列的选定图形中。
[0026]
本发明涉及具有降低的噪声(小于噪声阈值水平)以满足灵敏度衰减(de-sense)要求的半导体芯片封装，其适合于5g(第五代移动通信)或汽车应用。根据一些实施例，半导体芯片封装可以是封装叠层(pop)封装，其包括堆栈在rf-sip(radio-frequency system in package，射频系统级封装)封装(底部封装)上的dram封装(顶部封装)，但不限于此。可以减轻对底部rf-sip封装中的rf芯片或晶粒的电磁干扰，并且可以减少源自高频数字传输的封装内噪声。
[0027]
请参考图1和图2，图1是根据本发明一个实施例的示例性pop封装的示意性横截面图。图2是图1中的示例性pop封装的透视俯视图，示出了在底部封装中的rf(射频)晶粒和soc(系统单芯片)晶粒的并排布置以及设置在rf晶粒和soc晶粒周围的连接元件的布置。
[0028]
如图1所示，根据一个示例性实施例，pop封装1包括底部封装10和堆栈在底部封装10上的顶部封装20。根据一个示例性实施例，顶部封装20可以是内存封装，例如动态随机存取内存(dram)封装，具有至少一个封装的dram晶粒，例如双倍数据速率4(double data rate 4，ddr4)，低功率ddr4(low-power ddr4，lpddr4)，双倍数据速率5(double data rate 5，ddr5)，低功率ddr5(low-power ddr5，lpddr5)等。根据一个示例性实施例，底部封装10可以包括具有上表面100a和底表面100b的封装基板100。根据一个示例性实施例，rf晶粒d1和soc晶粒d2以并排方式安装在封装基板100的上表面100a上。
[0029]
根据一个示例性实施例，封装基板100可以是多层电路板或多层布线板。例如，封装基板100可以是两层，三层或四层电路板，但不限于此。根据一个示例性实施例，rf晶粒d1和soc晶粒d2可以是覆晶(flip)芯片，并以覆晶的方式接合到封装基板100。
[0030]
例如，rf晶粒d1的主动表面上的凸块b1电连接到封装基板100的上表面100a上对应的焊盘101。例如，设置在印刷电路板中的天线(未示出)或系统板(未示出)可以通过封装基板100中的互连迹线103和通孔104以及设置在封装基板100的底表面100b上的端子球tb电耦合到rf晶粒d1。例如，在soc晶粒d2的主动表面上的凸块b2电连接到封装基板100的上表面100a上对应的焊盘102。例如，来自soc晶粒d2或者到soc晶粒d2的信号可以通过封装基板100中的互连轨迹103和通孔104，和设置在封装基板100的底表面100b上的端子球tb传输。
[0031]
根据一个示例性实施例，rf晶粒d1，soc晶粒d2和封装基板100的上表面100a由模塑料110封装。根据一个示例性实施例，如图1和图2所示，多个连接元件c1～c5设置在封装基板100的上表面100a上。例如，连接元件c1～c5可以包括cu(铜)/锡(sn)球(cu芯焊球)，cu柱，cu凸块，cu通孔，穿透模塑料通孔等。根据一个示例性实施例，连接元件c1～c5由模塑料110包围。应当理解，图2中的连接元件c1～c5的行/列数仅用于说明目的。连接元件c1～c5可以均设置在封装基板100的上表面100a上，例如连接元件c1～c5可以在同一制程中形成，因此它们是共面的(共同在上表面100a上)。在下述其他的实施例中，例如通孔v1-v3或pth1-pth3，也可以是共面的，并且可以在同一制程中形成。
[0032]
根据一个示例性实施例，如图2所示，当从上方观察时，soc晶粒d2可以具有矩形形状并且可以具有四个边缘e1～e4。连接元件c1，c2，连接元件c4的一部分和连接元件c5的一部分围绕rf晶粒d1布置。连接元件c2和c3，其余的连接元件c4和其余的连接元件c5围绕soc晶粒d2布置。根据一个示例性实施例，至少直接设置在soc晶粒d2的边缘e1和rf晶粒d1之间的连接元件c2接地，连接元件c2可以用作屏蔽球，连接元件c2可称为信号干扰屏蔽元件。本
实施例中方便描述将c1～c5均成为连接元件，然而可以理解的是，在同时具有连接元件和信号干扰屏蔽元件的情况下，连接元件应当指c1，c3，c4和c5，而信号干扰屏蔽元件指c2。根据一个示例性实施例，连接元件c1，c2和一些连接元件c3可以电耦合到地。根据一个示例性实施例，一些连接元件c3可以电耦合到电源。应该理解，每个连接元件c1～c5的功能可以根据设计要求和布局设计来指定。在一些实施例中，靠近每行或每列的中心位置的连接元件可以接地。根据另一实施例，如图3所示，可以省略连接元件c1的(一个或多个)排(行或列)。因此，在图3中，pop封装1a可以仅包括连接元件c2～c5。此外连接元件c1也可以接地。
[0033]
根据一个示例性实施例，连接元件c4和c5可以通过中介体120电耦合到顶部封装20。中介体120具有与顶部封装20的焊球布局(ball map)相匹配的重新布线迹线121和/或扇出(fan-out)/扇入(fan-in)焊盘122。其中相匹配可以是指具有元件可以相互连接，不一定是指布局完全一致。中介体120可包括两个或两个以上的金属层，例如铜层。中介体120可包括层压材料。例如，中介体120可包括bt(bismaleimide/triazine，双马来酰亚胺/三嗪)层压材料。在另一实施例中，中介体120可以是si(硅)中介体并且可以包括硅通孔。应理解，图中所示的中介体120的结构仅用于说明目的。在又一个实施例中，中介体120可以是重分布层(re-distributed layer，rdl)中介体，这样可以使封装结构更薄，从而使封装体积更小，适于不同的需求。
[0034]
根据一个示例性实施例，rf晶粒d1可以是毫米波(millimeter wave，mmw)中频(intermediate-frequency，if)rf晶粒，但不限于此。根据一个示例性实施例，soc晶粒d2可以是5g处理器晶粒，但不限于此。例如，soc晶粒d2可以包括诸如相机串行接口(camera serial interface，csi)301和/或显示串行接口(display serial interface，dsi)302的介面。这些介面301和302设计为用于高带宽视频输入(如csi)和输出(如dsi)。它们可以分别设置在边缘e3和e4上。soc晶粒d2还可以包括通用快闪储存器(universal flash storage，ufs)介面303，其是适用于下一代数据存储的高性能移动存储设备的jedec标准。根据非限制性的示例性实施例，ufs介面303可以布置在边缘e2上。soc晶粒d2还可以包括abb(analog baseband，模拟基带)/serdes(serializer and deserializer，串行器和解串器)介面304和通用串行总线(universal serial bus，usb)2.0/3.0介面305，它们可以布置在边缘e1上。soc晶粒d2还可以包括ddr介面311～314，它们分别布置在边缘e3和e4上。
[0035]
值得注意的是，rf晶粒d1设置在边缘e1附近。因此，ddr介面311～314布置在边缘e3和e4上，边缘e3和e4不同于与rf晶粒d1相邻并直接面对rf晶粒d1的边缘e1，这样可以方便布线(例如高频数字信号迹线311a～314a)，并且降低因靠近而产生噪声或干扰的可能性。优选地，当从上方观察时，封装基板100中的高频数字信号迹线311a～314a分别与边缘e3和e4上的ddr介面311～314电连接，不与边缘e1交叉且不与rf晶粒d1重叠(当然也不与边缘e1重叠)，这样就可以降低高频数字信号迹线311a～314a与例如rf晶粒d1等耦合的可能性，从而减少噪声或干扰。高频数字信号迹线311a～314a可以连接到连接元件c4和c5，再经由连接元件c4和c5连接到中介体120，进而连接到顶部封装20。另外，来自高频数字信号迹线311a～314a的潜在的数字信号干扰可以由设置在soc晶粒d2的边缘e1和rf晶粒d1之间的接地的连接元件c2阻挡。插入在rf晶粒d1和soc晶粒d2之间的接地的一排(行或列)连接元件c2(信号干扰屏蔽元件)可以有效地降低噪声。连接元件c2也可以是两排或三排或更多。连接元件c2可以是如图2所示具有多个排列形成，也可以是连续地(或一体地)长条状或棒
状或其他连续地物体，当然此时连接元件c2应该分为两个连续的物体，并且两者之间电绝缘。当然，考虑到制程的方便，可以根据需求自由选择连接元件的形状，大小等。本实施例中，soc晶粒d2与顶部封装20之间可通过高频数字信号迹线311a～314a，连接元件c4和c5(当然还有中介体120(其中的布线，扇出/扇入焊盘122等)，中介体120上的焊球等)电连接，因此连接元件c4和c5在传输信号时可能会对rf晶粒d1产生干扰。而本发明中，增加了连接元件c2，并且连接元件c2接地，这样就可以使用连接元件c2屏蔽这些干扰(并将干扰释放出去)，从而阻止来自电路的潜在的数字高频数字信号干扰(特别是对rf晶粒d1的干扰)，保证封装的正常工作。此外，本实施例中连接元件c2设置在封装基板100之上(上表面100a之上)以及模塑料110之中，这样才可以屏蔽来自高频数字信号迹线311a～314a，连接元件c4和c5的干扰。如若将连接元件c2设置在其他位置，例如封装基板100内或中介体120内，则无法屏蔽自高频数字信号迹线311a～314a，连接元件c4和c5的干扰。并且本实施例中连接元件c2还可以屏蔽来自同样位于封装基板100之上及模塑料110之中的连接元件c3等工作时带来的干扰，因此连接元件c2具有屏蔽不同干扰的作用，以保护封装工作的稳定。
[0036]
请参考图4及图5，图4是显示图1中示例性pop封装的分离的接地平面的配置的示意性局部俯视图。图5是显示图1中pop封装有或没有分离的接地平面的(情况下)噪声与频率关系的曲线图。如图4所示，可以设置在中介体120中的接地平面g1电连接到连接元件c1a并且电连接到rf晶粒d1(连接元件c1中有部分可以不连接到接地平面g1，而是接地或者连接到接地平面g2等等)，因此接地平面g1可以是rf晶粒d1的接地平面。soc晶粒d2可以通过布线例如dram布线(如311a-314a等)连接到接地平面g2，因此接地平面g2可以为dram和/或soc晶粒d2的接地平面。中介体120中的接地平面g1与接地平面g2分离(例如在竖直方向上接地平面g1与g2平行而相互不电性连接；或者在接地平面g1与g2在同一层但是相互电绝缘)，例如物理的分离，也即相互电绝缘(没有电性连接)。如图5所示，通过提供这样的配置，接地平面g1与g2物理的分离，可以使rf晶粒d1的接地与soc晶粒d2的接地没有直接的连接，从而避免相互之间噪声的传输，进一步增加屏蔽效果，降低噪声，噪声可以降低到-170dbm/hz或甚至更低，特别是降低soc晶粒d2对rf晶粒d1的负面影响。此时，由于rf晶粒d1与soc晶粒d2没有电连接，它们之间的干扰就只有散发到空间(例如空气或模塑料等)中的干扰，而这部分干扰将由接地的连接元件c2(信号干扰屏蔽元件)屏蔽，因此采用本实施例中的方案(rf晶粒d1与soc晶粒d2之间设有连接元件c2且接地平面g1与g2物理的分离)可以进一步的屏蔽干扰，大幅度的降低噪声及干扰，以保护封装工作的稳定。此外，连接元件c2可以包括第一信号干扰屏蔽元件c2a和第二信号干扰屏蔽元件c2b，其中第一信号干扰屏蔽元件c2a连接到接地平面g1，第二信号干扰屏蔽元件c2b连接到接地平面g2。第一信号干扰屏蔽元件c2a和第二信号干扰屏蔽元件c2b相互电绝缘，没有电连接。因此接地平面g1与g2可以相互独立的接地，从而避免rf晶粒d1与soc晶粒d2(因为接地的连接)而相互影响，减少噪声与干扰。
[0037]
在一些实施例中，接地平面g1和g2也可以设置在封装基板100中。。此时与上述接地平面g1和g2设置在中介体120中是类似的，封装基板100的接地平面g1与接地平面g2物理的分离，并且可以达到与接地平面g1和g2设置在中介体120中同样的效果，大幅度的降低噪声及干扰。也就是说，本实施例中，接地平面g1和g2可以仅设置在中介体120中，或者仅设置在封装基板100中，又或者接地平面g1和g2既设置在中介体120中又设置在封装基板100中。
当接地平面g1和g2既设置在中介体120中又设置在封装基板100中时，第一信号干扰屏蔽元件c2a还可以将中介体120中的接地平面g1与封装基板100中的接地平面g1连接起来，第二信号干扰屏蔽元件c2b还可以将中介体120中的接地平面g2与封装基板100中的接地平面g2连接起来。这样接地平面g1(中介体120中的和封装基板100中的)和g2(中介体120中的和封装基板100中的)可以相互独立的接地，从而避免rf晶粒d1与soc晶粒d2(因为接地的连接)而相互影响，减少噪声与干扰。当然，中介体120中的接地平面g1和封装基板100中的接地平面g1也可以不连接起来，而是各自接地；中介体120中的接地平面g2和封装基板100中的接地平面g2也可以不连接起来，而是各自接地，以上都可以根据需求设置。当接地平面g1和g2既设置在中介体120中又设置在封装基板100中时(当然此时中介体120中和封装基板100中的接地平面g1和g2都是分离的)，降低噪声及抗干扰的效果最好，这样可以从上方及下方两个方向来屏蔽干扰，极大的降低噪声(该效果可以参考如图5所示)。当然接地平面g1和g2可以仅设置在中介体120中，或者仅设置在封装基板100中时，也可以达到较好的降低噪声及抗干扰的效果。
[0038]
此外，本实施例中，还可以采用其他方式，例如，当接地平面g1和g2既设置在中介体120中又设置在封装基板100中时；中介体120中的接地平面g1和g2是分离的，而封装基板100中的接地平面g1和g2是电连接的(或者一体的，或相互耦接的，也即共享一个接地平面)；或者中介体120中的接地平面g1和g2是电连接的(或者一体的，或相互耦接的，也即共享一个接地平面)，而封装基板100中的接地平面g1和g2是分离的。此时由于中介体120和封装基板100中至少一个具有分离的接地平面g1和g2，因此也可以达到降低噪声和干扰的效果。当然，中介体120和封装基板100中接地平面g1和g2均为分离的(例如物理的分离，也即电绝缘的)效果最好。为方便理解，位于中介体120中的接地平面g1可称为第一接地平面，位于中介体120中的接地平面g2可称为第二接地平面；位于封装基板100中的接地平面g1可称为第三接地平面，位于封装基板100中的接地平面g2可称为第四接地平面。当然这并非限制，也可以是，位于封装基板100中的接地平面g1可称为第一接地平面，位于封装基板100中的接地平面g2可称为第二接地平面；位于中介体120中的接地平面g1可称为第三接地平面，位于中介体120中的接地平面g2可称为第四接地平面。或者接地平面g1均成为第一接地平面，接地平面g2均成为第二接地平面。为清楚起见，中介体120中的接地平面g1可以称为中介体120中的第一接地平面，中介体120中的接地平面g2可以称为中介体120中的第二接地平面；封装基板100中的接地平面g1可以称为封装基板100中的第一接地平面，封装基板100中的接地平面g2可以称为封装基板100中的第二接地平面。或者其他的命名方式，这些仅仅是为了方便理解。作为举例，本段的实施方式可以描述为，中介体120中的第一接地平面与第二接地平面物理的分离，封装基板100中的第一接地平面与第二接地平面电连接或为一体地；或者，封装基板100中的第一接地平面与第二接地平面物理的分离，中介体120中的第一接地平面与第二接地平面电连接或为一体地。因此，也就是说，本实施例中只要封装基板100和中介体120中至少一个具有相互分离的接地平面g1和g2，就可以降低噪声和干扰。具体的，可以在封装基板100和中介体120中均设置有相互分离的接地平面g1和g2；或者仅在中介体120中设置有相互分离的接地平面g1和g2(或仅在封装基板100中设置有相互分离的接地平面g1和g2)；或者，在封装基板100中设置有相互分离的接地平面g1和g2，而中介体120中的接地平面g1和g2为电连接(或一体的)；或者，在中介体120中设置有相互分离的接
地平面g1和g2，而封装基板100中的接地平面g1和g2电连接(或一体的)。上述方式均可以降低噪声和干扰。
[0039]
图6是示出根据本发明另一实施例的pop封装的示意性横截面图，其中相同的数字标号表示相同的元件，区域或层。如图6所示，pop封装2包括底部封装10a和堆栈在底部封装10a上的顶部封装20。底部封装10a可以包括重分布层(rdl)400，并且rf晶粒d1上的输入/输出焊盘和soc晶粒d2可以通过rdl 400重新分布以在底表面400b上形成焊盘bp，诸如球栅数组(ball grid array，bga)球的端子球tb安装在相应的焊盘bp上。同样，rf晶粒d1和soc晶粒d2由模塑料110封装，并且铜通孔v1～v3可以在模塑料110中形成，铜通孔v1～v3与模塑上rdl 420电连接。用于(连接)顶部封装20的焊盘422形成在模塑上rdl 420中。诸如lpddr4或lpddr5dram封装的顶部封装20可以通过模塑上rdl 420，铜通孔v1～v3和rdl400电连接到soc晶粒d2的ddr介面。如图2或图3所示，铜通孔v2的布局类似于连接元件c2。接地的铜通孔v2可以用作屏蔽元件，可以阻止来自电路的潜在的数字高频数字信号干扰。采用rdl 400可以使封装结构更薄，从而使封装体积更小，适于不同的需求。
[0040]
图7是示出根据本发明又一实施例的pop封装的示意性横截面图，其中相同的数字标号表示相同的元件，区域或层。如图7所示，同样地，pop封装3包括底部封装10b和堆栈在底部封装10b上的顶部封装20。底部封装10b可以是嵌入式晶粒封装。rf晶粒d1和soc晶粒d2嵌入在基板中并通过基板制程互连，以形成系统级板(system-in-board)封装。例如，rf晶粒d1和soc晶粒d2可以嵌入在核心基板500中。核心基板500可以包括覆铜层压板(copper clad laminate，ccl)基板或本领域已知的有机层压基板。可以在核心基板500上形成诸如高密度互连(high-density interconnect，hdi)迹线和激光钻孔的构建层bl(build-up layer)和互连结构tr(interconnect structure)。可以在底部封装10b的核心基板500中形成通孔pth1～pth3，并且通孔pth1～pth3可以电耦合到电路层520。可以在电路层520中形成用于(连接)顶部封装20的焊盘522。诸如lpddr4或lpddr5dram封装的顶部封装20可以通过电路层520，通孔pth1～pth3和基板500的互连结构tr电连接到soc晶粒d2的ddr介面。通孔pth2的布局类似于图2或图3所示的连接元件c2。接地通孔pth2可以用作屏蔽元件，可以阻挡来自高频数字信号的潜在的数字信号干扰。
[0041]
请参考图8和图9，图8是根据本发明又一实施例的pop封装的剖面示意图。图9是pop封装的透视俯视图，示出了在图8中rf晶粒和soc晶粒的并排布置以及设置在示例性pop的底部封装中的rf晶粒和soc晶粒周围的连接元件的布置封装。
[0042]
如图8所示，pop封装4包括底部封装10c和堆栈在底部封装10c上的顶部封装20。根据一个示例性实施例，顶部封装20可以是内存封装，例如具有至少一个封装的dram晶粒的dram封装，例如ddr4，lpddr4，ddr5，lpddr5等。根据一个示例性实施例，底部封装10c可以包括封装基板100，封装基板100具有上表面100a和底表面100b。根据一个示例性实施例，rf晶粒d1和soc晶粒d2以并排方式安装在封装基板100的上表面100a上。
[0043]
根据一个示例性实施例，同样地，封装基板100可以是多层电路板或多层布线板。例如，封装基板100可以是两层，三层或四层电路板，但不限于此。根据一个示例性实施例，rf晶粒d1和soc晶粒d2可以是覆晶芯片，并且可以以倒装芯片方式接合到封装基板100。
[0044]
根据一个示例性实施例，rf晶粒d1，soc晶粒d2和封装基板100的上表面100a由模塑料110封装。根据一个示例性实施例，如图8和图9所示，多个连接元件c2～c5设置在封装
基板100的上表面100a上。例如，连接元件c2～c5可以包括cu/sn球(cu芯焊球)，cu柱，cu凸块，cu通孔，穿透模塑通孔等。根据一个示例性实施例，连接元件c2～c5由模塑料110包围。根据一个示例性实施例，连接元件c2～c5可以通过中介体120电耦合到顶部封装20。中介体120具有与顶部封装20的焊球布局相匹配的重新布线迹线和/或扇出/扇形焊盘。中介体120可包括两个或两个以上的金属层，例如铜层。中介体120可包括层压材料。例如，中介体120可包括bt(双马来酰亚胺/三嗪)层压材料。在另一实施例中，中介体120可以是si中介体并且可以包括硅通孔。应理解，图中所示的中介体120的结构仅用于说明目的。
[0045]
封装基板100的尺寸大于上层的中介体120。因此，只有soc晶粒d2由连接元件c2～c5完全包围。此外，只有soc晶粒d2与中介体120重叠。封装基板100中分别与边缘e3和e4上的ddr介面电连接的高频数字信号迹线，不与边缘e1相交，并且不与rf晶粒d1重叠。使用更小尺寸的中介体120，可以节省中介体120的成本。接地的连接元件c2可以用作屏蔽元件，可以阻挡来自高频数字信号的潜在的数字信号干扰。
[0046]
本领域的技术人员将容易地观察到，在保持本发明教导的同时，可以做出许多该装置和方法的修改和改变。因此，上述公开内容应被解释为仅由所附权利要求书的界限和范围所限制。