具有用于无空隙金属前电介质层间隙填充的保形电介质膜的间隔件塑形器形成的制作方法

分案申请信息

本申请是申请日为2013年07月15日、申请号为201380035182.x、发明名称为“具有用于无空隙金属前电介质层间隙填充的保形电介质膜的间隔件塑形器形成”的发明专利申请的分案申请。

本申请涉及集成电路中的电介质层。

背景技术：

使用先进互补金属氧化物半导体(cmos)技术节点特征及工艺制作的集成电路可具有悬伸于栅极侧壁间隔件上的金属硅化物及在紧密间隔开的栅极之间的高纵横比开口。在高纵横比开口中形成不具有空隙的金属前电介质(pmd)层可成问题。

技术实现要素：

可通过以下操作来形成集成电路：从金属氧化物半导体(mos)晶体管栅极的侧壁上的偏移间隔件移除源极/漏极间隔件；在所述mos晶体管栅极的横向表面上形成触点蚀刻止挡层(cesl)间隔件层；回蚀所述cesl间隔件层以在所述mos晶体管栅极的所述横向表面上形成具有为所述mos晶体管栅极的1/4到3/4的高度的倾斜cesl间隔件；在所述倾斜cesl间隔件、所述mos晶体管栅极及介入衬底上方形成cesl；及在所述cesl上方形成pmd层。

附图说明

图1a到1i为在连续制作阶段中描绘的实例性集成电路的横截面。

图2a及2b为集成电路的横截面，其描绘用于形成cesl间隔件的替代过程序列。

具体实施方式

可通过以下操作来形成集成电路：从mos晶体管栅极的侧壁上的偏移间隔件移除源极/漏极间隔件；在所述mos晶体管栅极的横向表面上形成cesl间隔件层；回蚀所述cesl间隔件层以在所述mos晶体管栅极的所述横向表面上形成具有为所述mos晶体管栅极的1/4到3/4的高度的倾斜cesl间隔件；在所述倾斜cesl间隔件、所述mos晶体管栅极及栅极之间的衬底上方形成cesl；及在所述cesl上方形成pmd层。

所述cesl间隔件层可包含二氧化硅第一子层及氮化硅第二子层。或者，所述cesl间隔件层可实质上全部为二氧化硅。

图1a到1i图解说明实例性集成电路的制作阶段。

参考图1a，在半导体衬底102中及上形成集成电路100，半导体衬底102例如为单晶硅晶片、绝缘体上硅(soi)晶片、具有不同晶体定向的区的混合定向技术(hot)晶片或适于制作集成电路100的其它材料。集成电路100包含p沟道金属氧化物半导体(pmos)晶体管区104及n沟道金属氧化物半导体(nmos)晶体管区106。集成电路100可包含在衬底102的顶部表面处的场氧化物108以横向隔离集成电路100的组件。

pmos晶体管区104包含接近于彼此安置的多个pmos栅极结构110。pmos栅极结构110可为单个多指pmos晶体管的栅极或可为例如在静态随机存取存储器(sram)单元中的nor门中出现的单独晶体管的栅极。pmos栅极结构110中的每一者可包含在衬底102的顶部表面处的栅极电介质层112、在栅极电介质层112上的(例如)多晶硅栅极114、在栅极114上的金属硅化物层116及在栅极114的横向表面上的二氧化硅及氮化硅栅极偏移间隔件118。在栅极偏移间隔件118的横向表面上形成氮化硅源极/漏极间隔件120。在衬底102中邻近于pmos栅极结构110且部分重叠于pmos栅极结构110下方而形成p型源极/漏极(psd)区122。在衬底102的顶部表面处于psd区122上方形成金属硅化物124。在衬底102的n型阱126中形成pmos晶体管区104。

对应地，nmos晶体管区106包含接近于彼此安置的多个nmos栅极结构128。nmos栅极结构128可为单个多指nmos晶体管的栅极或可为例如在nand门中或在sram单元中出现的单独晶体管的栅极。nmos栅极结构128中的每一者可包含在衬底102的顶部表面处的栅极电介质层130、在栅极电介质层130上的也为多晶硅的栅极132、在栅极132上的金属硅化物层134及在栅极132的横向表面上的二氧化硅及氮化硅栅极偏移间隔件136。在栅极偏移间隔件136的横向表面上形成氮化硅源极/漏极间隔件138。在衬底102中邻近于nmos栅极结构128且部分重叠于nmos栅极结构128下方而形成n型源极/漏极(nsd)区140。在衬底102的顶部表面处于nsd区140上方形成金属硅化物142。在衬底102的p型阱144中形成nmos晶体管区106。

在本实例的一个版本中，pmos栅极结构110的栅极114可具有小于50纳米的栅极长度且以小于100纳米安置于pmos栅极结构110的栅极114的邻近实例之间。类似地，nmos栅极结构128的栅极132可具有小于50纳米的栅极长度且以小于100纳米安置于nmos栅极结构128的栅极132的邻近实例之间。

参考图1b，源极/漏极间隔件蚀刻过程移除图1a的pmos晶体管区104的源极/漏极间隔件120及nmos晶体管区106的源极/漏极间隔件138。举例来说，源极/漏极间隔件蚀刻过程可包含其中将集成电路100在140℃到170℃下暴露于磷酸水溶液146的湿蚀刻步骤，如图1b中所描绘。用于移除源极/漏极间隔件120及138的其它过程(例如使用氟及氧自由基的各向同性等离子蚀刻)在本实例的范围内。所述源极/漏极间隔件蚀刻过程并不完全移除pmos晶体管区104的栅极偏移间隔件118及nmos晶体管区106的栅极偏移间隔件136。

参考图1c，在集成电路100的现有顶部表面上形成cesl间隔件层150的第一子层148。在本实例中，第一子层148可为二氧化硅。举例来说，第一子层148可使用次大气压化学气相沉积(sacvd)过程形成且在pmos栅极结构110及nmos栅极结构128上为实质上保形的。举例来说，第一子层148在pmos晶体管区104的栅极偏移间隔件118及nmos晶体管区106的栅极偏移间隔件136的横向表面上可为3纳米到7纳米厚。

在第一子层148上形成cesl间隔件层150的第二子层152。在本实例的一个版本中，第二子层152可为氮化硅。第二子层152的氮化硅版本可通过使用硅烷及氨气的等离子增强化学气相沉积(pecvd)过程形成或可使用形成类似于原子层沉积(ald)的多站循序沉积过程(例如诺发保形膜沉积(cfd)过程)形成。在本实例的另一版本中，第二子层152可为通过pecvd过程或通过多站循序沉积过程形成的碳化硅。举例来说，第二子层152在横向邻近于栅极偏移间隔件118及136处可为12纳米到17纳米厚。

参考图1d，使用氟自由基及氧气的各向异性反应性离子蚀刻(rie)过程154从pmos栅极结构110及nmos栅极结构128的顶部表面且从集成电路100的现有顶部表面的在pmos栅极结构110与nmos栅极结构128之间的部分移除图1c的cesl间隔件层150，从而在pmos栅极结构110及nmos栅极结构128的横向表面上留下cesl间隔件层150以形成倾斜cesl间隔件156，倾斜cesl间隔件156具有为pmos栅极结构110及nmos栅极结构128的高度160的1/4到3/4的高度158。倾斜cesl间隔件156在倾斜cesl间隔件156的底部处可具有5纳米到15纳米的宽度162。将cesl间隔件层150形成为包含二氧化硅第一子层148及氮化硅第二子层152可为倾斜cesl间隔件156提供所要形状。

参考图1e，在集成电路100的现有顶部表面上方形成cesl164。举例来说，cesl164可为15纳米到30纳米厚。由于倾斜cesl间隔件156的存在，cesl164不具有在pmos栅极结构110之间或在nmos栅极结构128之间的凹角表面轮廓。凹角表面轮廓在较靠近于衬底102处于psd区122上方或于nsd区140上方具有在cesl164的面对表面之间的较宽间隔。cesl164可包含一或多个氮化硅层且可能地可包含二氧化硅。在本实例的一个版本中，cesl164可具有大于100兆帕的压应力，此可合意地增强pmos晶体管区104的驱动电流。

图1f到1h描绘集成电路100的任选额外制作步骤，其中图1e的cesl164为第一cesl164，且第二cesl形成。参考图1f，在pmos晶体管区104上方形成第一cesl蚀刻掩模166以便暴露nmos晶体管区106上方的第一cesl164。第一cesl蚀刻掩模166可包含光致抗蚀剂且通过光刻过程形成。随后，第一cesl蚀刻过程移除nmos晶体管区106上方的第一cesl164的至少大部分。第一cesl蚀刻过程可包含使用氟自由基及氧气的rie步骤。在完成第一cesl蚀刻过程之后移除第一cesl蚀刻掩模166。

参考图1g，在第一cesl164上方且在nmos晶体管区106上方形成第二cesl168。举例来说，第二cesl168可为15纳米到30纳米厚。由于倾斜cesl间隔件156的存在，第二cesl168不具有在pmos栅极结构110之间或在nmos栅极结构128之间的凹角表面轮廓。第二cesl168可包含一或多个氮化硅层且可能地可包含二氧化硅。在本实例的一个版本中，第二cesl168可具有大于100兆帕的张应力，此可合意地增强nmos晶体管区106的驱动电流。

参考图1h，在nmos晶体管区106上方形成第二cesl蚀刻掩模170以便暴露pmos晶体管区104上方的第二cesl168。第二cesl蚀刻掩模170可包含光致抗蚀剂且通过光刻过程形成，类似于图1f的第一cesl蚀刻掩模166。随后，第二cesl蚀刻过程移除pmos晶体管区104上方的第二cesl168的至少大部分。第二cesl蚀刻过程可包含使用氟自由基及氧气的rie步骤，类似于参考图1f所论述的cesl蚀刻过程。在完成第二cesl蚀刻过程之后移除第二cesl蚀刻掩模170。

参考图1i，在集成电路100的现有顶部表面(包含第一cesl164及第二cesl168(如果存在))上方形成pmd层172。举例来说，pmd层172可包含通过pecvd沉积且通过化学机械抛光(cmp)过程调平的为100纳米到1000纳米厚的二氧化硅层、磷硅酸盐玻璃(psg)或硼磷硅酸盐玻璃(bpsg)。可在pmd层172上方形成任选pmd帽层174。pmd帽层174可为10纳米到100纳米的硬材料，例如氮化硅、氮碳化硅或碳化硅。由于第一cesl164及第二cesl168不具有在pmos栅极结构110之间及在nmos栅极结构128之间的凹角表面轮廓，因此pmd层172可有利地无在pmos栅极结构110之间及在nmos栅极结构128之间的空隙。

将认识到，在本实例的一个版本中，集成电路100可通过参考图1a到图1e及随后图1h(即，具有第二cesl168)所描述的步骤形成。还将认识到，在替代版本中，集成电路100可通过参考图1a到图1g及随后图1h(即，具有第二cesl168的毯覆配置)所描述的步骤形成。将进一步认识到，第一cesl164及第二cesl168的相对形成次序可从参考图1e到图1h所描述的次序反转。

图2a及2b描绘对图1c及1d中所描绘的序列的用于形成倾斜cesl间隔件156的替代过程序列。

参考图2a，在集成电路100的现有顶部表面上方将cesl间隔件层150形成为15纳米到25纳米厚的二氧化硅同质层。cesl间隔件层150可通过sacvd过程或通过ald过程形成。形成二氧化硅层同质的cesl间隔件层150可合意地降低集成电路100的制作成本及复杂性。

参考图2b，使用氟自由基的各向异性rie过程154从pmos栅极结构110及nmos栅极结构128的顶部表面且从集成电路100的现有顶部表面的在pmos栅极结构110与nmos栅极结构128之间的部分移除图2a的cesl间隔件层150，从而在pmos栅极结构110及nmos栅极结构128的横向表面上留下cesl间隔件层150以形成倾斜cesl间隔件156，倾斜cesl间隔件156具有为pmos栅极结构110及nmos栅极结构128的高度160的1/4到3/4的高度158。倾斜cesl间隔件156可具有5纳米到15纳米的宽度162。

所属领域的技术人员将了解，在所主张发明的范围内，可对所描述的实施例做出额外修改，且许多其它实施例也为可能的。