一种三维存储器漏电分析方法与流程

本发明涉及半导体技术领域，尤其涉及一种三维存储器漏电分析方法。

背景技术：

存储器(memory)是现代信息技术中用于保存信息的记忆设备。随着各类电子设备对集成度和数据存储密度的需求的不断提高，普通的二维存储器件越来越难以满足要求，在这种情况下，三维(3d)存储器应运而生。

在三维存储器的研发和生产过程中，漏电检测分析是改善工艺条件、提高产品良率不可或缺的重要手段。对于三维存储器漏电性能的检测，传统方法是采用纳米探针(nanoprobe)的方式，此方法的缺点是输出效率低，进而影响探测点的样本数量，不能直观、定量监测整片晶圆的漏电性能；不仅如此，经过纳米探针方式检测的晶圆需要报废，造成一定的产品浪费。

因此，本领域现阶段亟需一种高速、高效、直观的实现三维存储器的漏电检测分析方法。

技术实现要素：

有鉴于此，本发明的主要目的在于提供一种三维存储器漏电分析方法。

为达到上述目的，本发明的技术方案是这样实现的：

本发明实施例提供了一种三维存储器漏电分析方法，包括：

在第一三维存储器的导电接触孔表面形成导电粒子；

在所述导电接触孔上加载电压；其中，所述电压的电性与所述导电粒子的电性一致；

对加载所述电压后所述导电接触孔表面进行电子束检测，获取检测结果；基于所述检测结果中所述导电接触孔表面呈现的图像对所述第一三维存储器进行漏电分析。

上述方案中，所述导电粒子为电子，所述加载电压为加载负电压。

上述方案中，所述形成导电粒子，具体包括：在所述导电接触孔表面喷洒所述导电粒子。

上述方案中，所述基于所述检测结果中所述导电接触孔表面呈现的图像对所述第一三维存储器进行漏电分析，包括：

所述检测结果中所述导电接触孔表面呈现暗色，对应于所述导电接触孔漏电；

所述检测结果中所述导电接触孔表面呈现亮色，对应于所述导电接触孔不漏电。

上述方案中，所述方法还包括：

当检测到所述第一三维存储器包括至少一个漏电的导电接触孔时，采用透射电子显微镜对所述漏电的导电接触孔进行检测，以确定所述第一三维存储器的漏电位置。

上述方案中，所述方法还包括：

基于获取的所述电子束检测的检测结果以及所述采用透射电子显微镜进行检测的检测结果，确定至少一个漏电的导电接触孔在所述电子束检测的检测结果中呈现的相对位置与采用透射电子显微镜确定的所述第一三维存储器的漏电位置之间的对应关系；

获取第二三维存储器的导电接触孔表面的电子束检测的检测结果，基于确定的所述对应关系，确定所述第二三维存储器的漏电位置。

本发明实施例所提供的三维存储器漏电分析方法，包括：在第一三维存储器的导电接触孔表面形成导电粒子；在所述导电接触孔上加载电压；其中，所述电压的电性与所述导电粒子的电性一致；对加载所述电压后所述导电接触孔表面进行电子束检测，获取检测结果；基于所述检测结果中所述导电接触孔表面呈现的图像对所述第一三维存储器进行漏电分析。如此，实现了通过电子束检测技术对制备三维存储器的整片晶圆上导电接触孔漏电性能的检测与分析，能够定量、直观、高效地获得检测结果，可视性分析效果好；本发明实施例提供的方法在检测过程中不会破坏晶圆，无需造成三维存储器产品浪费，可在制造车间(fab，或称洁净室)内直接监测漏电情况，进行产线上监测(inlinemonitor)，时效性更好，可实现三维存储器的漏电预分析。

附图说明

图1为本发明实施例提供的三维存储器漏电分析方法的流程示意图；

图2为三维nand存储器的结构剖面示意图；

图3为电子束检测图像与透射电子显微镜图像的对照图；

图4为制备三维存储器的晶圆上导电接触孔漏电情况分布图。

具体实施方式

下面将参照附图更详细地描述本发明公开的示例性实施方式。虽然附图中显示了本发明的示例性实施方式，然而应当理解，可以以各种形式实现本发明，而不应被这里阐述的具体实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本发明，并且能够将本发明公开的范围完整的传达给本领域的技术人员。

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述；即，这里不描述实际实施例的全部特征，不详细描述公知的功能和结构。

在附图中，为了清楚，层、区、元件的尺寸以及其相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。

应当明白，当元件或层被称为“在……上”、“与……相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在……上”、“与……直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。而当讨论的第二元件、部件、区、层或部分时，并不表明本发明必然存在第一元件、部件、区、层或部分。

空间关系术语例如“在……下”、“在……下面”、“下面的”、“在……之下”、“在……之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在……下面”和“在……下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。

在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。

为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。

图1为本发明实施例提供的三维存储器漏电分析方法的流程示意图。如图所示，所述方法包括以下步骤：

步骤101、在第一三维存储器的导电接触孔表面形成导电粒子；

步骤102、在所述导电接触孔上加载电压；其中，所述电压的电性与所述导电粒子的电性一致；

步骤103、对加载所述电压后所述导电接触孔表面进行电子束检测，获取检测结果；基于所述检测结果中所述导电接触孔表面呈现的图像对所述第一三维存储器进行漏电分析。

这里，所述三维存储器例如为三维nand存储器。所述第一三维存储器可以为待进行漏电检测的任一三维存储器；应当理解，本发明实施例中检测的三维存储器不限于完成三维存储器全部制备工艺的器件，可以为产线上在执行完成导电接触孔制备工艺后的器件结构。其中，导电接触(contact，ct)孔是指内部填充有导电材料的、起到电性连接作用的孔结构，在本领域中也可以称为导电插塞。

图2示出了一种三维nand存储器的结构剖面图。如图所示，三维nand存储器包括衬底20以及位于衬底20上的堆叠结构21，在所述堆叠结构21内形成贯穿堆叠结构21的若干沟道通孔(channelhole，ch)，以及规律性分布在所述若干ch之间的栅缝隙(gatelineslit，gls)；在所述ch内形成有沟道层，沟道层顶部设置存储器的漏极并与位线连接；在gls内形成有所述三维存储器的阵列共源极(arraycommonsource，acs)；在所述堆叠结构中包括若干间隔排列的栅极层，各栅极层在台阶区通过导电接触孔引出，从而与后段互连线连接，形成控制信息传输的通路。各栅极层自上之下可分为顶部选择栅(topselectgate，tsg)、存储栅、底部选择栅(bottomselectgate，bsg)，从而在三维存储器的表面形成与之对应的顶部选择栅导电接触孔(tsgct)、台阶区存储栅导电接触孔(ssct)、底部选择栅导电接触孔(bsgct)。在实际器件中，三维存储器的短路漏电有可能发生在各个位置(如图2中位置201、202、203等)，本发明实施例旨在对三维存储器的漏电位置进行检测分析。

基于此，本发明实施例通过在三维存储器的导电接触孔表面形成导电粒子，再在所述导电接触孔上加载与所述导电离子电性一致(相同)的电压，对于存在漏电的导电接触孔，其表面的导电粒子会在电场力的作用下通过漏电接触部位流向其他通路，使得漏电导电接触孔表面的导电粒子数量减少；从而在通过电子束检测技术对制备三维存储器的整片晶圆上导电接触孔检测时，漏电的导电接触孔与不漏电的导电接触孔的表面图像存在差异，如此，可基于检测结果中导电接触孔表面图像的差异对三维存储器的漏电进行检测与分析。

这里，对所述导电接触孔表面进行电子束检测可以通过电子束检测装置实现。电子束检测(electronsbeaminspection，ebi)装置通常用于半导体器件生产过程中的缺陷检验，以聚焦电子束作为检测源，在采用电子束检测时，入射电子束激发出二次电子，通过对二次电子的收集和分析来捕捉缺陷。

获取所述电子束检测的检测结果至少包括获取电子束检测图像；在具体实施例中，所述电子束检测的检测结果也可以直接指电子束检测图像，由于所述检测结果中既包括漏电的导电接触孔表面呈现的图像，又包括不漏电的导电接触孔表面呈现的图像，因此所述检测结果也可称为电子束检测对比图像。

在一实施例中，所述导电粒子为电子，所述加载电压为加载负电压。

在一实施例中，所述形成导电粒子，具体包括：在所述导电接触孔表面喷洒所述导电粒子。

在实际应用中，可以在电子扫描机台(e-scan机台)的基础上，引入高电流撒电子技术，增加正常(即不漏电)导电接触孔与漏电导电接触孔之间的差异，从而进行漏电性能的检测。具体地，高电流撒电子技术是在大电流作用下喷洒电子的一种技术，通过该技术可以在导电接触孔表面喷洒一层电子。

在一实施例中，所述基于所述检测结果中所述导电接触孔表面呈现的图像对所述第一三维存储器进行漏电分析，包括：所述检测结果中所述导电接触孔表面呈现暗色，对应于所述导电接触孔漏电；所述检测结果中所述导电接触孔表面呈现亮色，对应于所述导电接触孔不漏电。

可以理解地，这是基于电子束检测技术的固有特点进行判断的。在电子束检测图像中，样品的缺陷区域表现为暗区，无缺陷区域表现为亮区；对应于本申请实施例，缺陷区域即为存在漏电的导电接触孔，无缺陷区域即为不漏电的导电接触孔，暗色通常呈现为黑色，亮色通常呈现为白色。

图3为电子束检测图像与透射电子显微镜(transmissionelectronmicroscope，tem)图像的对照图。其中，左侧两幅为电子束检测图像，右侧两幅为透射电子显微镜图像；如左侧两幅所示，图中呈暗色(或黑色)的区域即对应于漏电的导电接触孔，而呈亮色(或白色)的区域即对应于不漏电的导电接触孔。

根据检测结果，电子束检测装置可以按照需求绘制出表征缺陷分布位置与数目的分布图。图4示出了制备三维存储器的晶圆上导电接触孔漏电情况分布图；如图所示，图中晶圆可以按照芯片(die)被划分为若干长方形区域，各区域可以采用不用的颜色加以标注；例如，红色表示该区域漏电导电接触孔的数量超过一预设阈值，蓝色表示该区域漏电导电接触孔的数量低于预设阈值，绿色表示该区域漏电导电接触孔的数量为0，即绿色标注区域内无漏电的导电接触孔。通过上述分布图，技术人员可以直观地看出晶圆上哪些部分漏电以及漏电是否严重，从而实现漏电情况的可视、定量分析。

在一实施例中，所述方法还包括：当检测到所述第一三维存储器包括至少一个漏电的导电接触孔时，采用透射电子显微镜对所述漏电的导电接触孔进行检测，以确定所述第一三维存储器的漏电位置。如图3所示，对电子束检测图像中虚线框内对应的漏电的导电接触孔进行切片，通过tem确定具体漏电位置(如图3中右侧两幅图中虚线框所示)。

在一实施例中，所述方法还包括：基于获取的所述电子束检测的检测结果以及所述采用透射电子显微镜进行检测的检测结果，确定至少一个漏电的导电接触孔在所述电子束检测的检测结果中呈现的相对位置与采用透射电子显微镜确定的所述第一三维存储器的漏电位置之间的对应关系；获取第二三维存储器的导电接触孔表面的电子束检测的检测结果，基于确定的所述对应关系，确定所述第二三维存储器的漏电位置。

可以理解地，在前期通过获取的电子束检测图像以及tem图像相结合，分析出三维存储器不同位置的漏电机制，建立漏电的导电接触孔在所述电子束检测图像上的相对位置以及所述漏电的导电接触孔对应的三维存储器的漏电位置之间的对应关系，后期通过该对应关系映射即可进行漏电机制的预分析。具体地，结合图2、图3可知，如果电子束检测图像中位置坐标(x1，y1)处的导电接触孔漏电，在通过tem检测确定其对应于图2中三维存储器位置201漏电，类似地，电子束检测图像中位置坐标(x2，y2)处的导电接触孔漏电对应于图2中三维存储器位置202漏电，电子束检测图像中位置坐标(x3，y3)处的导电接触孔漏电对应于图2中三维存储器位置203漏电；那么，在后续获得另一三维存储器(即第二三维存储器)的导电接触孔表面电子束检测图像时，即可根据图像上呈暗色的导电接触孔的位置坐标确定第二三维存储器的漏电位置。

综上所述，本发明实施例提供的三维存储器漏电分析方法，实现了通过电子束检测技术对制备三维存储器的整片晶圆上导电接触孔漏电性能的检测，定量、直观、高效，可视性分析效果好；本发明实施例提供的方法在检测过程中不会破坏晶圆，无需造成三维存储器产品浪费，可在制造车间内直接监测漏电情况，进行产线上监测，比传统纳米探针方式至少提前三天实现检测，时效性更好，可实现三维存储器的漏电预分析。

以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。