用于在半导体装置上制造柱结构的方法及系统与流程

本发明技术大体来说涉及半导体装置，且在一些实施例中，更特定来说涉及用于裸片到裸片互连、裸片到衬底互连及/或封装到封装互连的机械柱结构。

背景技术：

微电子装置(例如存储器装置、微处理器及发光二极管)通常包含安装到衬底的一或多个半导体裸片。半导体裸片可包含例如存储器单元、处理器电路及互连电路等功能特征。半导体裸片还通常包含电耦合到所述功能特征的接合垫及柱结构。接合垫可电耦合到引脚或其它类型的端子以将半导体裸片连接到总线、电路或其它组合件。

除耦合到功能特征的柱结构(例如，带电柱)之外，半导体裸片还可包含为半导体封装提供机械支撑而不电耦合到功能特征的柱结构。这些机械柱虽然不提供到半导体裸片的功能特征的电连接，但可提供机械支撑、热转移以及各种其它功能及结构益处。然而，常规机械柱的机械故障可对半导体装置的重要组件(例如，功能特征、带电电路等)造成损坏。

技术实现要素：

在一个方面中，本申请案提供一种制造半导体装置的方法，所述半导体装置具有具第一表面、与所述第一表面相对的第二表面的导电衬底及覆盖所述第一表面的一部分的钝化材料，所述方法包括：将导电材料的晶种层施加到所述导电衬底的所述第一表面以及所述钝化材料，所述晶种层具有与所述导电衬底相对的第一面；形成多个柱，其中形成所述多个柱包括将第一材料沉积到所述晶种层的一部分上，及将第二材料沉积到所述第一材料上；以及蚀刻所述晶种层以在所述多个柱之间从所述钝化材料去除所述导电材料且底切所述导电衬底与所述柱中的至少一者的所述第一材料之间的所述晶种层；其中在平行于所述导电衬底的所述第一表面测量时所述第一材料与所述导电衬底之间与所述钝化材料接触的所述晶种层的横截面积小于在平行于所述导电衬底的所述第一表面测量时所述第二材料的横截面积。

在另一方面中，本申请案提供一种制造半导体装置的方法，所述半导体装置具有导电衬底，所述导电衬底具有部分地由钝化材料覆盖的第一表面及与所述第一表面相对的第二表面，所述方法包括：以导电材料层覆盖所述第一表面的至少一部分及所述钝化材料，所述导电材料层具有与所述导电衬底相对的第一侧；将第一材料沉积到所述导电材料层上，借此形成第一柱及第二柱的基底；将第二材料沉积到所述第一材料上；从所述钝化材料及所述导电衬底的所述第一表面的在所述第一及第二柱之外的部分去除所述导电材料层；及底切所述第一柱的第一材料层与所述导电衬底之间的所述导电材料层；其中将所述第一柱定位于所述导电衬底的被所述钝化材料覆盖的一部分上方。

在又一方面中，本申请案提供一种制造半导体装置的方法，所述方法包括：在晶种结构上形成掩模，其中所述掩模具有第一组开口，所述第一组开口暴露所述晶种结构的电耦合到带电电路的区，所述带电电路在所述晶种结构的与所述掩模相对的侧上，且其中所述掩模具有第二组开口，所述第二组开口暴露所述晶种结构的和定位于所述晶种结构与所述带电电路之间的钝化材料直接接触的区；将第一材料镀敷到所述晶种结构的被暴露区上；将第二材料沉积到所述开口中所述第一材料上方，借此在所述第一组开口内形成第一组柱且在所述第二组开口内形成第二组柱，其中所述第二材料不同于所述第一材料；去除所述掩模的至少一部分以暴露所述晶种结构的在所述柱之间的部分；去除所述晶种结构的在所述柱之间的被暴露部分；及底切所述第二组柱的所述第一材料的与所述第二组柱的所述第二材料相对的侧上的所述晶种结构。

在再一方面中，本申请案提供一种半导体装置，所述半导体装置包括：导电衬底，其具有第一表面及与所述第一表面相对的第二表面；钝化材料，其覆盖所述导电衬底的所述第一表面的一部分；第一柱，其包括与所述钝化材料接触的基底层及与所述钝化材料相对地与所述基底层接触的第二层；第二柱，其包括与所述导电衬底的所述第一表面接触的基底层及与所述导电衬底的所述第一表面相对地与所述第二柱的所述基底层接触的第二层；其中所述第一柱的所述基底层具有第一宽度；所述第一柱的所述第二层具有大于所述第一宽度的第二宽度；所述第二柱的所述基底层具有第三宽度；所述第二柱的所述第二层具有第四宽度。

附图说明

可参考以下图式更好地理解本发明技术的许多方面。所述图式中的组件未必按比例。而是，重点在于清晰地图解说明本发明技术的原理。

图1是根据本发明技术展示衬底、钝化材料及晶种层的半导体装置的横截面图。

图2是具有形成于晶种层上的掩模结构及沉积于掩模结构的贯穿孔中的第一材料的图1半导体装置的横截面图。

图3是具有添加到掩模结构的贯穿孔的第二材料的图2组合件的横截面图。

图4是去除了掩模结构的图3组合件的横截面图。

图5是其中晶种层经蚀刻的图4组合件的横截面图。

图6是其中以虚影展示连接到图5组合件的柱的半导体的图5组合件的横截面图。

图7是由于所施加应力而发生故障的根据本发明技术的机械柱的特写横截面图。

图8是由于所施加应力而发生故障的现有技术机械柱的特写横截面图。

图9是具有底切机械柱及具很少底切或无底切的带电柱的半导体装置的横截面图。

图10是图解说明用于在半导体装置上形成柱的方法的流程图。

图11是半导体装置系统的示意图。

具体实施方式

下文描述具有不具电功能的机械柱(例如，“虚拟”柱)及具电功能的带电柱的半导体装置以及相关联的系统及方法的数个实施例的特定细节。术语“半导体装置”通常指包含一或多种半导体材料的固态装置。半导体装置的实例包含逻辑装置、存储器装置、微处理器及二极管以及其它。此外，术语“半导体装置”可指成品装置或者在成为成品装置之前的各个处理阶段处的组合件或其它结构。取决于使用术语“衬底”的上下文，术语“衬底”可指晶片级衬底或指单个化裸片级衬底。所属领域的一般技术人员将认识到，可以晶片级或以裸片级执行本文中所描述的方法的适合步骤。此外，除非上下文另有指示，否则本文中所揭示的结构可使用常规半导体制造技术形成。举例来说，可使用化学气相沉积、物理气相沉积、原子层沉积、旋涂及/或其它适合技术来沉积材料。类似地，举例来说，可使用等离子体蚀刻、湿式蚀刻、化学机械平面化或其它适合技术来去除材料。

下文在耦合到半导体装置的衬底及钝化材料的柱结构的上下文中描述本发明技术的许多实施例。所属领域的一般技术人员还将理解，本发明技术可具有用于在衬底组合件的第一侧或第二侧上形成柱结构的实施例，且所述柱结构可在与半导体组合件相关联的其它电连接器的上下文中使用。本发明技术可因此在不具有本文中参考图1到10描述的实施例的数个细节的情况下实践。为了便于参考，遍及本发明使用完全相同的参考编号来识别类似或相似的组件或特征，但相同参考编号的使用并不暗指特征应视为完全相同的。实际上，在本文中所描述的许多实例中，具完全相同编号的特征具有结构及/或功能上彼此不同的多个实施例。此外，相同阴影可用于在横截面中指示组成上可为类似的材料，但除非本文中具体注明，否则相同阴影的使用并不暗指应将材料视为完全相同的。

本发明技术的数个实施例具有经配置以在机械地断裂或发生故障时不损坏邻近衬底或其它结构的被削弱的机械或虚拟支撑柱。更具体来说，机械地削弱连接到钝化材料的柱以减小在所述柱发生机械故障时对钝化材料的损坏(例如，减小或消除对下伏于钝化材料下的结构的损坏)。更具体来说，在制造、封装、装载及/或其它工艺期间剪切力或其它力经常损坏重要结构。具有有源电结构的带电柱经配置以相比于被削弱的机械柱耐受更大剪切力，使得机械柱保护带电柱。此外，机械柱经配置以在发生故障时不损坏邻近结构，且甚至在故障(例如，脱层)之后，被削弱的机械柱可经配置以提供底填充毛细管作用、热输送及/或压缩应力承载。

图1图解说明制造工艺的一阶段处的半导体装置10。装置10包含衬底12，且衬底12可包含集成电路14及/或其它电组件。衬底12可为大体平面的。如所图解说明，衬底12可包含第一表面16及与第一表面16相对的第二表面18。在此阶段处，装置10具有在衬底12的第二表面18上的钝化材料20的一或多个区域、层及/或区段以及晶种层22。举例来说，钝化材料20可为氧化物层、电介质材料及/或经配置以将衬底12的部分与周围环境电及/或机械地隔离的其它材料。

如所图解说明，晶种层22可位于钝化材料20及衬底12的第二表面18上。晶种层22可包含与钝化材料20的位置相关联的第一区24及其中不存在钝化材料的第二区26。在数个实施例中，晶种层22包含阻障材料及阻障材料上的晶种材料。阻障材料可为钽、氮化钽、钛、钛-钨或者禁止或防止柱材料向钝化材料20及衬底12中的扩散的另一材料。晶种材料可为铜、铜合金、镍或用于使用本技术领域中已知的电镀或无电极电镀技术将导电材料镀敷到晶种材料上的其它适合材料。

图2展示在于晶种层22上形成掩模结构30之后的装置10。掩模结构30可包含与晶种层22的第一区24及第二区26对准的一或多个孔隙或贯穿孔34。与晶种层22的第一区24对准的贯穿孔34是用于形成机械/虚拟柱。而定位于晶种层22的第二区26上方的贯穿孔34是用于形成与衬底12的电组件直接接触的带电柱。机械/虚拟柱在形成时不与衬底12电接触。而是，机械/虚拟柱接触钝化材料20。贯穿孔34可全部具有相同宽度。在一些实施例中，与第一区24对准的贯穿孔34具有第一宽度w1，且与所述第二区对准的贯穿孔34具有大于第一宽度w1的第二宽度w2。

带电柱及机械(例如，虚拟)柱可通过在贯穿孔34内将第一材料36镀敷到晶种层22上而形成。在一些实施例中，使用气相沉积工艺或其它沉积技术将第一材料36沉积到晶种层22上。在一些实施例中，使用电化学沉积将第一材料36沉积到晶种层22上。第一材料36可包括镍或用于粘合到晶种层22的其它适合材料。在一些实施例中，将铜层镀敷到晶种层22上且将第一层36镀敷到铜层上。

图3展示在已在掩模结构30的贯穿孔34内将第二材料38沉积到第一材料36上之后的装置10。在一些实施例中，替代使用第一材料36，直接将第二材料38沉积到晶种层22上。第二材料38可包括锡-银或其它适合材料。晶种层22、第一材料36及第二材料38可组合地界定柱。在蚀刻晶种层22之前，柱中的每一者可经由连续晶种层22彼此电连接。

图4展示在已去除掩模结构30之后的半导体装置10的带电柱42及机械柱44。在不具有掩模结构30的情况下，晶种层22以及(特定来说)晶种层22的第一区24及第二区26被暴露。去除掩模结构30还使柱42、44的第一材料36及第二材料38露出。晶种层22的被暴露部分在第一材料36及第二材料38的堆叠之间沿水平方向(例如，在平行于晶种层22的平面中)延伸。

图5到6展示在已从半导体装置10去除晶种层22的被暴露部分以形成柱42及44的基底部分50之后的装置10。举例来说，可使用适于去除晶种层22的材料的湿式蚀刻来去除晶种层22的被暴露部分。可使用其它去除/蚀刻方法或装置来去除晶种层22的被暴露部分。

在一些实施例中，在形成基底部分50时，去除晶种层22的被暴露部分会底切柱42、44中的一些或所有柱中的第一材料36下面的晶种层22(例如，第一材料36与衬底12之间的晶种层材料)。底切机械柱44下方的晶种层22会使基底部分50变窄且借此削弱机械柱44与钝化材料20之间的连接。

如图6中所图解说明，柱42、44中的一些或所有柱可经配置以连接到邻近衬底装置10定位的裸片56的贯穿硅通孔52、导电柱54或其它部分。虽然所图解说明的实施例包含定位于衬底装置10上面的裸片56，但衬底装置10的定向可颠倒，使得柱42、44向下延伸，且邻近的裸片56、封装或第二衬底装置10可定位于衬底装置10下方。

图7是根据本发明技术的单个机械柱的详细横截面图，且图8是常规柱的详细横截面图。这些图展示削弱机械柱44与钝化材料20之间的连接(例如，通过底切晶种层22)可在机械柱44发生机械故障的情况下减小对钝化材料20的损坏。举例来说，参考图7，被削弱的机械柱44的故障限于钝化材料20的小断裂47或其它破裂。在一些实施例中，底切机械柱44会减小或消除断裂47穿过钝化材料20延伸到下伏衬底12的风险。限制钝化材料20的断裂可减小或消除损坏衬底12的下伏有源电路14及其它组件的风险。另一方面，参考

图8，在不存在底切的情况下，机械柱44的故障可能导致延伸到衬底12中的断裂49。此些断裂49可能导致对衬底12的有源组件的损坏且可能导致整个半导体装置的故障。

在一些实施例中，将机械柱44特别地设计为在带电柱42之前发生故障。举例来说，在赋予每一柱的晶种部分50相等的横截面的情况下，带电柱42到衬底12的附接优选地比机械柱44与钝化材料20之间的附接更强。在一些实施例中，当平行于衬底12的第二表面18测量时，机械柱44的基底部分50的横截面积小于机械柱44的第一材料36的横截面积的3/4、小于其3/5、小于其1/2、小于其1/3、小于其1/4及/或小于其1/5。在一些实施例中，可将机械柱44削弱到在半导体装置10的制造及/或搬运期间机械柱44很可能或不可避免地发生故障的点。如本文中所使用，机械柱44的“故障”指机械柱44从钝化材料20脱层或分离(如图7中所图解说明)及/或机械柱44的基底部分50的断裂。在故障之后，机械柱44可经配置以执行半导体装置10的支撑功能。举例来说，机械柱44(例如，甚至在故障之后)可经配置以提供半导体装置10的底填充毛细管作用、热输送及/或压缩应力承载。

机械柱44还可比带电柱42窄，使得机械柱44在带电柱42之前发生故障。举例来说，参考图2，机械柱44可形成在具有第一宽度w1的贯穿孔34中，而带电柱42可形成在具有大于第一宽度w1的第二宽度w2的贯穿孔34中。预期此些较窄机械柱44在较宽带电柱42之前发生故障。

图9图解说明其中底切机械柱44而不底切带电柱42或带电柱42的底切程度小于机械柱44的实施例。举例来说，此选择性底切可通过使用局部掩模结构、围绕带电柱42定位的选择性保护涂层及/或经配置以限制或防止底切带电柱42的其它结构或方法来实现。与图5到6的实施例相比，底切机械柱44同时避免或限制底切带电柱42可增加机械柱44与带电柱42之间在机械强度上的相应差异。

图10是根据本发明技术的实施例用于在半导体装置上形成柱的方法200的实施例的流程图。所述方法可包含在晶种层上形成掩模(框204)及将第一材料镀敷到晶种层的被暴露区上(框206)。举例来说，所述掩模具有暴露晶种结构的区的开口。方法200进一步包含将第二材料沉积到开口中第一材料上方借此形成柱(框208)。第二材料可不同于第一材料。方法200进一步包含去除掩模的至少一部分且借此暴露晶种层在柱之间的部分(框210)。方法200通过去除晶种层在柱之间的被暴露部分(举例来说，通过湿式蚀刻晶种结构)且借此在半导体装置上形成柱(框212)而继续。所述方法可包含底切在方法200的先前步骤中形成的柱中的一或多者的晶种层部分(框214)。

具有上文(例如，参考图1到7及9)描述的特征的半导体装置中的任一者可并入到大量较大及/或较复杂系统中的任一者中，所述较大及/或较复杂系统的代表性实例是图11示意性地展示的系统1000。系统1000可包含处理器1002、存储器1004(例如，sram、dram、快闪存储器及/或其它存储器装置)、输入/输出装置1005及/或其它子系统或组件1008。上文描述的半导体裸片及半导体裸片组合件可包含于图11中所展示的元件中的任一者中。所得系统1000可经配置以执行各种各样的适合计算、处理、存储、感测、成像及/或其它功能中的任一者。因此，系统1000的代表性实例包含但不限于计算机及/或其它数据处理器，例如桌上型计算机、膝上型计算机、因特网器具、手持式装置(例如，掌上型计算机、可穿戴式计算机、蜂窝式或移动电话、个人数字助理、音乐播放器等)、平板计算机、多处理器系统、基于处理器或可编程消费型电子装置、网络计算机及小型计算机。系统1000的额外代表性实例包含灯、相机、交通工具等。就这些及其它实例来说，系统1000可收容在单一单元中或分布在多个互连单元上(例如，通过通信网络)。因此，系统1000的组件可包含本地及/或远程存储器存储装置及各种各样的适合计算机可读媒体中的任一者。

本技术的实施例的以上详细说明并非打算为穷尽性或将本技术限制于上文所揭示的精确形式。尽管上文出于说明性目的描述本技术的特定实施例及实例，但如所属领域的技术人员将认识到，可在本技术的范围内做出各种等效修改。举例来说，虽然以给定次序呈现步骤，但替代实施例可以不同次序执行步骤。此外，本文中所描述的各种实施例还可经组合以提供进一步实施例。本文中对“一个实施例”、“一实施例”或类似表述的提及意指结合实施例描述的特定特征、结构、操作或特性可包含于本发明技术的至少一个实施例中。因此，本文中的此类短语或表述的出现未必均指同一实施例。

本发明技术的某些方面可采取包含由控制器或其它数据处理器执行的例程的计算机可执行指令的形式。在一些实施例中，控制器或其它数据处理器经具体编程、配置及/或构造以执行这些计算机可执行指令中的一或多者。此外，本发明技术的一些方面可采取存储或分布于计算机可读媒体(包含磁性或光学可读及/或可装卸式计算机磁盘以及以电子方式分布在网络上的媒体)上的数据(例如，非暂时性数据)的形式。因此，本发明技术的方面特有的数据结构及数据传输涵盖于本发明技术的范围内。本发明技术还涵盖将计算机可读媒体编程以执行特定步骤的方法及执行所述步骤的方法两者。

此外，除非单词“或”在参考两个或多于两个项目的列表时明确地限于仅意指排斥其它项目的单个项目，否则在此列表中使用“或”将被解释为包含(a)列表中的任一单个项目，(b)列表中的所有项目或(c)列表中的项目的任一组合。在上下文准许的情况下，单数或复数术语还可分别包含复数或单数术语。另外，通篇中使用术语“包括”以意指至少包含(若干)所叙述的特征，使得不排除任何较大数目个相同特征及/或额外类型的其它特征。例如“上部”、“下部”、“前部”、“后部”、“垂直”及“水平”等方向术语可在本文中用于表达及阐明各种元件之间的关系。应理解，此类术语并不表示绝对定向。此外，虽然已在本技术的某些实施例的上下文中描述与那些实施例相关联的优点，但其它实施例还可展现此些优点，且并非所有实施例都必须展现此些优点以归属于本技术的范围内。因此，本发明及相关联技术可涵盖本文中未明确展示或描述的其它实施例。