形成阵列的多个铁电场效晶体管及其形成方法与流程

本申请是申请号为201580021286.4、申请日为2015年4月15日、发明名称为“形成阵列的多个铁电场效晶体管及其形成方法”的中国专利申请的分案申请。

本文中揭示的实施例涉及铁电场效晶体管，涉及以行线及列线方式形成阵列的多个铁电场效晶体管，且涉及形成多个铁电场效晶体管的方法。

背景技术：

存储器是一种类型的集成电路，且用于计算机系统中用于存储数据。存储器可制造于一或多个个别存储器单元阵列中。可使用数字线(又可称为位线、数据线、感测线或数据/感测线)及存取线(又可称为字线)写入到存储器单元或从存储器单元读取。数字线可沿着阵列的列导电互连存储器单元，且存取线可沿着阵列的行导电互连存储器单元。可通过数字线及存取线的组合而唯一寻址每一存储器单元。

存储器单元可为易失性或非易失性的。非易失性存储器单元可存储数据达延长时间段(包含当计算机关闭时)。易失性存储器消散且因此需要刷新/重写，在许多情况中是每秒多次。不管如何，存储器单元经配置以保留或存储存储器于至少两个不同可选择状态中。在二进制系统中，状态被认为是“0”或“1”。在其它系统中，至少某些个别存储器单元可经配置以存储信息的两个以上电平或状态。

场效晶体管是可用于存储器单元中的一种类型的电子组件。此类晶体管包括于其间具有半导电沟道区域的一对导电源极/漏极区域。导电栅极邻近沟道区域且由薄栅极绝缘体从其分离。适当电压到栅极的施加允许电流从源极/漏极区域中的一者通过沟道区域流动到另一者。当从栅极移除电压时，在很大程度上防止电流流动通过沟道区域。场效晶体管还可包含额外结构，例如可逆可编程电荷存储区域作为栅极构造的部分。除场效晶体管之外的晶体管(例如，双极晶体管)可另外或替代地用于存储器单元中。晶体管可用于许多类型的存储器中。此外，晶体管可用于且形成于除存储器之外的阵列中。

一种类型的晶体管是铁电场效晶体管(fefet)，其中栅极构造的至少某部分包括铁电材料。此类材料特征为两个稳定极化状态。场效晶体管中的此类不同状态可特征为针对晶体管的不同阈值电压(vt)或针对选定操作电压的不同沟道导电性。可通过适当编程电压的施加(其导致高沟道电导或低沟道电导中的一者)而改变铁电材料的极化状态。由铁电极化状态调用的高电导及低电导在编程栅极电压的移除之后保持(至少一段时间)。可通过施加不干扰铁电极化的小漏极电压而读取沟道的状态。

技术实现要素：

根据本申请的一个实施例，以行线及列线方式形成阵列的多个铁电场效晶体管，其包括：各个铁电场效晶体管，其包括：半导电沟道，其包括对置侧壁及高度上最外顶部；源极/漏极区域，其在所述沟道的对置末端处；及栅极构造，其包括：内部电介质，其沿着所述沟道顶部且横向沿着所述沟道侧壁延伸；内部导电材料，其高度上且横向从所述内部电介质向外且沿着所述沟道顶部且横向沿着所述沟道侧壁延伸；外部铁电材料，其高度上从所述内部导电材料向外且沿着所述沟道顶部延伸；及外部导电材料，其高度上从所述外部铁电材料向外且沿着所述沟道顶部延伸；所述外部导电材料和所述外部铁电材料中的至少一个在紧邻的铁电场效晶体管之间沿所述行线和所述列线都不连续；所述外部导电材料和所述外部铁电材料两者在紧邻的铁电场效晶体管之间沿所述行线和所述列线都是不连续的。

根据本申请的另一实施例，以行线及列线方式形成阵列的多个铁电场效晶体管，其包括：各个铁电场效晶体管，其包括：半导电沟道，其包括侧壁及高度上最外顶部；源极/漏极区域，其在所述沟道的对置末端处；及栅极构造，其包括：内部电介质，其沿着所述沟道顶部且横向沿着所述沟道侧壁延伸；内部导电材料，其高度上且横向从所述内部电介质向外且沿着所述沟道顶部且横向沿着所述沟道侧壁延伸；外部铁电材料，其高度上从所述内部导电材料向外且沿着所述沟道顶部延伸；及外部导电材料，其高度上从所述外部铁电材料向外且沿着所述沟道顶部延伸；所述外部导电材料和所述外部铁电材料在紧邻的晶体管之间沿a)共同行线及b)共同列线中的一者不连续；所述外部导电材料和所述铁电材料在紧邻晶体管之间沿所述共同行线及所述共同列线中的另一者连续。

根据本申请的又一实施例，一种形成多个铁电场效晶体管的方法，其包括：将多个沟槽形成到半导电材料中，所述沟槽是平行的且相对于水平是呈纵向长形；在所述沟槽的侧壁上方且在所述沟槽之间的半导电材料上方形成内部电介质；在所述内部电介质、所述沟槽的基底、所述沟槽侧壁及所述沟槽之间的所述半导电材料上方形成第一内部导电材料，所述第一内部导电材料在所述沟槽内及之间至少在正交于所述平行沟槽的水平纵向伸展方向的方向中是连续的；在所述第一内部导电材料上方形成第二内部导电材料且所述第二内部导电材料电耦合到所述第一内部导电材料；所述第二内部导电材料经形成以在所述沟槽之间的所述半导电材料上方高度上厚于在所述沟槽基底上方高度上中心形成的任一者；在至少一个共同蚀刻步骤中，进行以下两者的各向异性蚀刻：a)从所述沟槽基底上方进行所述第一内部导电材料的各向异性蚀刻以隔离所述第一内部导电材料而不在个别沟槽基底上方是连续的；及b)高度上在所述沟槽之间的所述半导电材料上方的所述第二内部导电材料；在所述蚀刻之后，高度上在所述第一内部导电材料上方形成外部铁电材料，所述第一内部导电材料是在所述沟槽之间的所述半导电材料上方；高度上在所述外部铁电材料上方形成外部导电材料；及在所述沟槽之间的所述半导电材料中于上覆所述沟槽之间的所述半导电材料的所述第一内部导电材料的对置侧上形成源极/漏极区域。

附图说明

图1是根据本发明的实施例的包括铁电场效晶体管构造的衬底片段的部分的图解透视图。

图2是通过图1中的线2-2截取的截面图。

图3是通过图1中的线3-3截取的截面图。

图4是根据本发明的实施例的包括铁电场效晶体管构造阵列的衬底片段的部分的图解透视图。

图5是通过图4中的线5-5截取的截面图。

图6是通过图4中的线6-6截取的截面图。

图7是根据本发明的实施例的包括铁电场效晶体管构造阵列的衬底片段的部分的图解透视图。

图8是通过图7中的线8-8截取的截面图。

图9是通过图7中的线9-9截取的截面图。

图10是根据本发明的实施例的包括铁电场效晶体管构造阵列的衬底片段的部分的图解截面图。

图11是根据本发明的实施例的过程中的衬底片段的部分的图解透视图。

图12是在继由图11示出的步骤之后的处理步骤处的图11的衬底的视图。

图13是通过图12中的线13-13截取的截面图。

图14是通过图12中的线14-14截取的截面图。

图15是在继由图12示出的步骤之后的处理步骤处的图12的衬底的视图。

图16是通过图15中的线16-16截取的截面图。

图17是通过图15中的线17-17截取的截面图。

图18是在继由图16示出的步骤之后的处理步骤处的图16的衬底的视图。

图19是在继由图17示出的步骤之后且在处理顺序上对应于图18的步骤的处理步骤处的图17的衬底的视图。

图20是在继由图18示出的步骤之后的处理步骤处的图18的衬底的视图。

图21是在继由图19示出的步骤之后且在处理顺序上对应于图20的步骤的处理步骤处的图19的衬底的视图。

具体实施方式

首先参考图1到3描述根据本发明的实施例的铁电场效晶体管10。实例晶体管10示出为相对于下层衬底14而制造，所述下层衬底14可包含半导体衬底的半导电材料12。在此文档的背景内容中，术语“半导体衬底”或“半导电衬底”经定义意为包括半导电材料的任何构造，包含(但不限于)例如半导电晶片(单独或在其上包括其它材料的组合件中)及半导电材料层(单独或在包括其它材料的组合件中)的块体半导电材料。一个实例是绝缘体上半导体。术语“衬底”是指任何支撑结构，包含(但不限于)上文中描述的半导电衬底。

本文中描述的任何材料及/或结构可为均质或非均质的，且不管如何在此上覆的任何材料上方可为连续或不连续的。如本文中所使用，“不同组合物”仅需要可彼此直接抵靠的两种所述材料的所述部分在化学及/或物理上不同(例如，如果此类材料非均质)。如果两种所述材料彼此不直接抵靠，那么“不同组合物”仅需要彼此最接近的两种所述材料的所述部分在化学及/或物理上不同(如果此类材料非均质)。在此文档中，当存在材料或结构相对于彼此的至少某些物理触碰接触时所述材料或结构彼此“直接抵靠”。相比而言，前面无“直接”的“上方”、“上”及“抵靠”涵盖“直接抵靠”以及其中介入材料或结构导致所述材料或结构相对于彼此不物理触碰接触的构造。此外，除非另作说明，否则每一材料可使用任何适合现存或待开发技术(例如，原子层沉积、化学气相沉积、物理气相沉积、外延生长、扩散掺杂及离子植入)形成。

实例材料12包含适当p型及/或n型掺杂的单晶硅或多晶硅。为了清楚起见，图1到3描绘无周围材料及电路的晶体管10。集成电路的其它组件可高度上从晶体管10的侧向外、高度上从晶体管10的侧向内及/或到晶体管10的侧。另外，多个此类晶体管将可能构成集成电路的部分，例如可用于存储器电路、逻辑电路或其它电路中的此类晶体管的阵列。

铁电晶体管10包括半导电沟道14(图2及3)，所述半导电沟道14具有对置侧壁16、18(图2)、对置末端17(图3)及高度上最外顶部20(图2及3)。源极/漏极区域22(图1及3)在沟道14的对置末端17处。实例铁电晶体管10可为p型或n型，且可使用轻微掺杂漏极区域、环状区域等(未示出)。不管如何，晶体管10部分示出为相对于从基底26高度上延伸的轨状物或鳍状物25(其中的每一者包括半导电材料12)而制造。轨状物25相对于基底26的高度上最外表面的实例高度上凸伸距离是约200到2,000埃。对于源极/漏极区域22的实例最大高度上厚度tsd是约100到1,000埃。不管如何，图1及3示出仅在轨状物25的高度上最外部分中的源极/漏极区域22。替代地，作为实例，源极/漏极区域可凸伸更深到轨状物25中，包含高度上完全到其中或穿过其中。此外，源极/漏极区域可包括升高的源极/漏极材料。

铁电晶体管10包含包括多种材料的栅极构造28。实例栅极构造28包含沿着沟道顶部20且横向沿着沟道侧壁16、18延伸的内部电介质30。实例内部电介质材料30包含二氧化硅及氮化硅中的一者或两者。对于电介质30的实例厚度为约10到100埃。在此文档中，“厚度”自身(无前置方向形容词)被定义为从不同组合物的紧邻材料或紧邻区域的一最接近表面垂直通过给定材料或区域的平均直线距离。另外，本文中描述的多种材料可具有基本上恒定厚度或具有可变厚度。

内部导电(即，电)材料32(在图1及3中标示)高度上且横向从内部电介质30向外且沿着沟道顶部20且横向沿着沟道侧壁16、18延伸。实例内部导电材料32包含元素金属、两种或更多种元素金属的合金、导电金属化合物及导电掺杂半导电材料中的任何适当一或多者。实例构造28将内部导电材料32示出为包括材料31及33。在一个实例中，每一者可具有相同化学组合物，例如使用如在下文中结合本发明的方法实施例描述的两种不同沉积技术形成的tin。

外部铁电材料34高度上从内部导电材料32向外且沿着沟道顶部20延伸。可使用任何适合现存或待开发铁电材料。实例包含铁电体，所述铁电体具有过渡金属氧化物、锆、氧化锆、铪、氧化铪、锆钛酸铅及钛酸钡锶中的一或多者，且其中可具有包括硅、铝、镧、钇、铒、钙、镁、锶及稀土元素中的一或多者的掺杂物。两个特定实例为hfxsiyoz及hfxzryoz。外部铁电材料34的实例厚度是约10到100埃。

外部导电材料36高度上从外部铁电材料34向外且沿着沟道顶部20延伸。实例材料包含上文中关于内部导电材料32描述的所述材料中的任一者，其中一个实例是元素钨及tin的复合物。材料32的实例厚度为约100到1,000埃。所属领域技术人员可将实例栅极构造28视为mfmis构造。

在一个实施例中，无外部铁电材料34的部分横向上在沟道侧壁16、18中的任一者的上方，例如如所示。在一个实施例中，无外部导电材料36的部分横向上在沟道侧壁16、18中的任一者的上方，例如如所示。在一个实施例中，每一源极/漏极区域22具有小于内部电介质30的最大高度上厚度tid(图2)的最大高度上厚度tsd(图1及3)。在一个实施例中，每一源极/漏极区域22具有小于内部导电材料32的最大高度上厚度ticm(图2)的最大高度上厚度tsd。在一个实施例中，内部导电材料32具有大于相对于源极/漏极区域22之间的最短直线距离cl(即，沟道长度)正交截取的沟道14的最小宽度cmw的最大高度上厚度ticm(例如，在图2中示出cmw且在图3中示出cl)。将cl示出为大于cmw，但此可为相反的或cl及cmw可相等。在一个实施例中，内部导电材料32具有大于沟道长度cl的最大高度上厚度ticm。在一个实施例中，内部导电材料32及内部电介质30分别具有非高度上重合的各自高度上最内表面40、42(图2)。

将场效晶体管10示出为经水平定向，但可使用垂直定向或除了垂直或水平之外的定向。在此文档中，垂直是大体上与水平正交的方向，其中水平指沿着在制造期间相对于其处理衬底的主表面的大体方向。此外，如本文中所使用的垂直及水平是与三维空间中衬底的定向无关的相对于彼此的大体垂直方向。另外，高度上、上方及下方是参考垂直方向。进一步在此文档的背景内容中，垂直定向晶体管特征为在垂直方向中流动通过沟道的主要电流。水平定向的晶体管特征为在水平方向中流动通过沟道的主要电流。

在图1到3的实例实施例中，外部导电材料36、外部铁电材料34、内部导电材料32及高度上从沟道14向外的内部电介质30中的每一者是四侧且经示出为具有垂直侧壁(即，在垂直的5°内)。除了垂直及/或四侧结构之外，可使用(例如)多于或少于四侧及/或具有是弯曲的一或多侧或具有直及弯曲片段的组合。在图2及3中将实例栅极构造28示出为包括具有四个垂直侧壁45至48的外部导电材料36、具有四个垂直侧壁49到52的外部铁电材料34、具有四个垂直侧壁53到56的内部导电材料32及具有四个垂直侧壁57到60的内部电介质30。在一个实施例中，外部导电材料、外部铁电材料、内部导电材料及内部电介质全部具有至少两个高度上从沟道向外的相对于彼此横向重合的横向对置垂直侧壁。例如如图3中所示出，侧壁47、51、55及59相对于彼此横向重合，且如图2中所示，侧壁48、52、56及60相对于彼此横向重合。

在一个实施例中，外部导电材料、外部铁电材料以及内部半导电材料全部具有高度上从沟道向外的相对于彼此横向重合的至少两对横向对置垂直侧壁，例如如图1到3中相对于栅极构造28所示出。具体地说，图3说明关于外部导电材料36的一对两个横向对置垂直侧壁47、48，关于外部铁电材料34的一对两个横向对置垂直侧壁51、52，关于内部导电材料32的一对两个横向对置垂直侧壁55、56，且其中侧壁47、51、55及59相对于彼此横向重合，侧壁48、52、56及60也是如此。图2说明外部导电材料36的另一对横向对置侧壁45、46、外部铁电材料34的另一对横向对置垂直侧壁49、50及内部导电材料32的另一对两个横向对置垂直侧壁53、54，其中侧壁45、49及53相对于彼此横向重合且侧壁46、50及54相对于彼此横向重合。

可认为在经描绘的实施例中的外部导电材料36、外部铁电材料34及内部导电材料32中的每一者在高度上从沟道14向外的至少一个相应水平横截面中具有相应环绕周边边缘(例如，如在至少一个水平平面中由其相应侧壁界定的相应周边边缘)。在某些实施例中，此类环绕周边边缘中任何两者或全部三者各处横向重合，其中全部三个环绕周边在图1到3中的实例栅极构造28中经示出为横向重合。

本发明的某些实施例包含以行线及列线方式形成阵列的多个铁电场效晶体管，例如如图4到6中所示出的阵列65。在适当处使用来自上文所述的实施例的相同数字，其中使用不同数字指示某些构造差异。实例阵列65包含基本上如参考图1到3在上文中示出且描述的多个铁电场效晶体管10。将阵列65中的晶体管10示出为延伸于行线66及列线67中。在此文档中使用“行”及“列”是为了方便区分一系列线及另一系列线。因此，“行”及“列”意欲与任何系列的线(与功能无关)同义。不管如何，行可为直的及/或弯曲的及/或彼此平行及/或彼此不平行，列也是如此。此外，行及列可相对彼此呈90°或呈一或多个其它角度相交。在所描绘的实例中，将行线及列线中的每一者示出为个别是直的且相对于彼此呈90°对准。电介质隔离材料(未示出)将可能在线66、67之间或当中但为了清楚起见未示出。在图4到6中仅示出两个行线66及两个列线67，如在每一线66及67中仅示出两个铁电晶体管10。阵列将可能具有其中以数千个或更多个列及行线方式形成阵列的具有相同构造的数千个或更多个晶体管。

在一个实施例中，外部导电材料及外部铁电材料中的至少一者在紧邻晶体管之间沿着行线及列线两者均是不连续的。图4到6描绘此实例，且另外其中外部导电材料36及外部铁电材料34两者在紧邻晶体管之间沿着行线66及列线67(即，在此类相应线内)均是不连续的。可对个别源极/漏极区域22进行导电接触(未示出)，且可对个别栅极构造28的外部导电材料36进行个别导电接触(未示出)。可使用上文中描述的任何其它属性或构造。

在一个实施例中，外部导电材料及外部铁电材料在紧邻晶体管之间沿着共同行线及共同列线中的一者是不连续的。导电材料及外部铁电材料在紧邻晶体管之间沿着共同行线及共同列线中的另一者是连续的。在图7到9中关于多个铁电场效晶体管10的阵列65a示出一替代此类实例。在适当的处使用来自上文所述的实施例的相同数字，其中使用后缀“a”或使用不同数字指示某些构造差异。示出在阵列65a中外部导电材料36及外部铁电材料34的不连续是在紧邻晶体管10之间沿着列线67。外部导电材料36及外部铁电材料34在图7到9的构造中在紧邻晶体管之间沿着行线66是连续的。当然，关系可为相反的(未示出)，其中此类材料沿着列线是连续的且沿着行线是不连续的。如同65或65a的选定阵列构造可能取决于经制造的特定电路架构(例如，and对nor)。可使用上文中描述的任何其它属性或构造。

上文中的阵列实施例示出单一源极/漏极区域22在两个紧邻晶体管10之间且由两个紧邻晶体管10在给定列67中被共享，且半导电材料12还沿着个别列67是连续的。替代地，作为实例，可形成沿着个别列的半导电材料以在紧邻晶体管之间部分或完全不连续，及/或源极/漏极区域22可不由紧邻晶体管共享。相较于如由图6及9示出的构造，在图10中示出此一个实例实施例阵列65b。在适当处使用来自上文所述的实施例的相同数字，其中使用不同数字或使用后缀“b”或使用不同数字指示某些构造差异。在图10中，电介质材料70(例如，二氧化硅及/或氮化硅)可用于在邻近组件之间电隔离。示出电介质70延伸穿过轨状物25且到基底26中。替代地，电介质可仅部分延伸到轨状物25中(未示出)或在轨状物25及基底26的接口处终止(未示出)。可使用上文中描述的任何其它属性或构造。

根据本发明的铁电场效晶体管及阵列可使用任何现存或待开发技术(包含例如下文中描述的技术)制造。

本发明的实施例包含形成多个铁电场效晶体管的方法。参考图11到21描述实例此类实施例。在适当处使用来自上文所述的实施例的相同数字，其中使用不同数字或使用后缀“c”指示某些构造差异。参考图11，已在半导电材料12中形成多个沟槽79，由此形成鳍状物或轨状物25。将实例沟槽79示出是平行的且相对于水平是呈纵向长形。

参考图12到14，在沟槽79的侧壁上方且在沟槽79之间的半导电材料12上方形成内部电介质30。还可高度上于沟槽79的基底上方形成内部电介质30，如所示。在内部电介质30、沟槽基底、沟槽侧壁及沟槽79之间的半导电材料12上方形成第一内部导电材料31。图12到14描绘实例实施例，其中第一内部导电材料31经形成以a)在沟槽79之间在正交于平行沟槽79的水平纵向伸展方向的方向中是连续的，及b)在沟槽79内是连续的。用于沉积第一内部导电材料的实例技术包含化学气相沉积及原子层沉积。另外，第二内部导电材料33c在第一内部导电材料31上方形成且电耦合到第一内部导电材料31。第二内部导电材料33c经形成以在沟槽之间的半导电材料上方高度上厚于在沟槽基底上方高度上中心形成的任一者。在一个实施例中且如所示出，第二内部导电材料33c的形成在沟槽基底上方确实形成此材料。在此一个实施例中，第二内部导电材料33经形成以在沟槽基底、沟槽侧壁及沟槽79之间的半导电材料12上方至少在正交于平行沟槽79的纵向伸展方向的方向中连续伸展。用于沉积第二内部导电材料33c(例如，tin)以在沟槽之间高度上厚于在沟槽基底上方中心形成的任一者(例如，低保形性)的实例技术包含物理气相沉积。

参考图15到17，至少穿过第二内部导电材料33c及第一内部导电材料31进行蚀刻以形成至少第一内部导电材料31的且正交于平行沟槽79的纵向伸展方向伸展的线66。还可(例如)完全通过其蚀刻电介质30，如所示出。

参考图18及19，此类分别对应于在后续处理步骤处的截面图16及17。已进行以下两者的各向异性蚀刻：a)从沟槽基底上方进行第一内部导电材料31的各向异性蚀刻以隔离第一内部导电材料31而不在个别沟槽基底上方是连续的，及b)高度上在沟槽79之间的半导电材料12上方的第二内部导电材料33c(在蚀刻后，标示为33)。此各向异性蚀刻包含为第一内部导电材料31及第二内部导电材料33c的蚀刻共同的至少一个蚀刻步骤。在一个实施例中且如所示出，蚀刻留下在沟槽79之间高度上在第一内部导电材料31上方的某些第二内部导电材料33，且在一个实施例中留下横向沿着沟槽侧壁的某些第二内部导电材料33。在其中第二内部导电材料33c还中心沉积于沟槽基底上方的一个实施例中，共同蚀刻步骤也从沟槽基底上方蚀刻其以隔离其而不在个别沟槽基底上方是连续的，如所示出。还可形成源极/漏极区域22(图19)。

在上文的实例实施例中，将蚀刻示出为首先关于图15到17发生且接着关于图18及19发生。替代地，此可为相反的，由此图18及19的蚀刻首先发生(例如，关于图12到14的构造)接着是图15到17的蚀刻。不管如何，在一个实施例中，由图18及19例示的各向异性蚀刻可在无掩蔽的情况下至少在正形成的晶体管的全部阵列区域内进行(即，以非掩蔽/无掩蔽方式)。

参考图20及21，且在一个实施例中，在沟槽79内在沟槽基底上方且至少在沿着沟槽侧壁的第一内部导电材料31上方形成电介质填充材料82(例如，二氧化硅及/或氮化硅)。高度上在第一内部导电材料31上方形成外部铁电材料34，第一内部导电材料31是在沟槽79之间的半导电材料12上方。另外，高度上在外部铁电材料34上方形成外部导电材料36。可接着图案化外部导电材料36及外部铁电材料34(通过实例)以产生图4到6的阵列构造65或图7到9的阵列构造65a。

可使用上文中描述的任何其它属性或构造。

总结

在某些实施例中，铁电场效晶体管包括半导电沟道，所述半导电沟道包括对置侧壁及高度上最外顶部。源极/漏极区域在所述沟道的对置末端处。所述晶体管的栅极构造包括沿着所述沟道顶部且横向沿着所述沟道侧壁延伸的内部电介质。内部导电材料高度上且横向从所述内部电介质向外且沿着所述沟道顶部且横向沿着所述沟道侧壁延伸。外部铁电材料高度上从所述内部导电材料向外且沿着所述沟道顶部延伸。外部导电材料高度上从所述外部铁电材料向外且沿着所述沟道延伸。

在某些实施例中，多个铁电场效晶体管以行线及列线方式形成阵列。个别铁电场效晶体管包括半导电沟道，所述半导电沟道包括对置侧壁及高度上最外顶部。源极/漏极区域在所述沟道的对置末端处。所述个别晶体管的栅极构造包括沿着所述沟道顶部且横向沿着所述沟道侧壁延伸的内部电介质。内部导电材料高度上且横向从所述内部电介质向外且沿着所述沟道顶部且横向沿着所述沟道侧壁延伸。外部铁电材料高度上从所述内部导电材料向外且沿着所述沟道顶部延伸。外部导电材料高度上从所述外部铁电材料向外且沿着所述沟道顶部延伸。所述外部导电材料及所述外部铁电材料中的至少一者在紧邻晶体管之间沿着所述行线及所述列线两者均是不连续的。

在某些实施例中，以行线及列线方式形成阵列的多个铁电场效晶体管包括包括半导电沟道的个别铁电场效晶体管，所述半导电沟道包括侧壁及高度上最外顶部。源极/漏极区域在所述沟道的对置末端处。所述个别晶体管的栅极构造包括沿着所述沟道顶部且横向沿着所述沟道侧壁延伸的内部电介质。内部导电材料高度上且横向从所述内部电介质向外且沿着所述沟道顶部且横向沿着所述沟道侧壁延伸。外部铁电材料高度上从所述内部导电材料向外且沿着所述沟道顶部延伸。外部导电材料高度上从所述外部铁电材料向外且沿着所述沟道顶部延伸。所述外部导电材料及所述外部铁电材料在紧邻晶体管之间沿着以下的一者是不连续的：a)所述共同行线，及b)所述共同列线。所述外部导电材料及所述铁电材料在紧邻晶体管之间沿着所述共同行线及所述共同列线的另一者是连续的。

在某些实施例中，mfmis晶体管具有沿着水平沟道表面的f及沿着垂直沟道表面的i。在某些此类实施例中，f不沿着所述晶体管的任何垂直沟道表面。在某些此类实施例中，i沿着所述晶体管的两个垂直沟道表面。在某些此类实施例中，在所述晶体管的所述沟道上方的i的总面积大于在所述晶体管的所述沟道上方的f的总面积。

在某些实施例中，形成多个铁电场效晶体管的方法包括将多个沟槽形成到半导电材料中，所述沟槽是平行的且相对于水平是呈纵向长形。在所述沟槽的侧壁上方且在所述沟槽之间的半导电材料上方形成内部电介质。在所述内部电介质、所述沟槽的基底、所述沟槽侧壁及所述沟槽之间的所述半导电材料上方形成第一内部导电材料。所述第一内部导电材料在所述沟槽内及之间至少在正交于所述平行沟槽的水平纵向伸展方向的方向中是连续的。在所述第一内部导电材料上方形成第二内部导电材料且所述第二内部导电材料电耦合到所述第一内部导电材料。所述第二内部导电材料经形成以在所述沟槽之间的所述半导电材料上方高度上厚于在所述沟槽基底上方高度上中心形成的任一者。在至少一个共同蚀刻步骤中，进行以下两者的各向异性蚀刻：a)从所述沟槽基底上方进行所述第一内部导电材料的各向异性蚀刻以隔离所述第一内部导电材料而不在所述个别沟槽基底上方是连续的；及b)高度上在所述沟槽之间的所述半导电材料上方的所述第二内部导电材料。在所述蚀刻之后，高度上在所述第一内部导电材料上方形成外部铁电材料，所述第一内部导电材料是在所述沟槽之间的所述半导电材料上方。高度上在所述外部铁电材料上方形成外部导电材料。在所述沟槽之间的所述半导电材料中于上覆所述沟槽之间的所述半导电材料的所述第一内部导电材料的对置侧上形成源极/漏极区域。

遵照规则，以大致上特定于结构及方法特征的语言描述本文中所揭示的主题。然而，应理解，权利要求书不限于所示出且描述的特定特征，这是因为本文中揭示的构件包括实例实施例。因此权利要求书将被赋予如字面表达的全范围且根据等效形式的教义适当解译。