一种高精度高可靠Ir-Cu-Au复合电极热敏芯片的制作方法

本发明涉及热敏电阻技术领域，特别是涉及一种高精度高可靠ir-cu-au复合电极热敏芯片。

背景技术：

热敏电阻芯片，简称热敏芯片，广泛应用于各种温度探测、温度补偿、温度控制电路中，其在电路中起到将温度的变量转化成所需的电子信号的核心作用。

如图1所示，现有的热敏芯片包括热敏陶瓷基片1’以及两个分别设于所述热敏陶瓷基片1’两表面上的金属电极2’，所述金属电极2’通常为银电极。现有的热敏芯片的制备工艺为：热敏陶瓷粉料配料→球磨→等静压成型→烧结陶瓷锭→切片→丝网印刷法印刷银浆→烘干→烧银→划切。

然而，使用银电极和采用丝网印刷法存在以下几个问题：

1)银浆在丝网印刷和烘干过程中容易受到污染，且得到的银电极本身也容易氧化、发黄发黑，造成产品的稳定性和可靠性较差；

2)前期制备银浆和后期烘干银浆、烧结银电极的工序较为繁琐；

3)印刷制得的银电极层厚度较大且在热敏陶瓷基片的表面上覆盖不均匀，在划切过程中容易起皮和产生毛刺，银浆材料损耗较多；

4)银层在高温烧结时会重新结晶，晶型改变从而性能发生改变，造成产品电气性能下降；

5)在高温烧银过程中排放的气体对环境造成污染。

技术实现要素：

基于此，本发明提供一种高精度高可靠ir-cu-au复合电极热敏芯片，其具有稳定性好、可靠性高、不易老化、耐冷热冲击等优点。

本发明采取的技术方案是：

一种高精度高可靠ir-cu-au复合电极热敏芯片，包括热敏陶瓷基片以及两个分别设于所述热敏陶瓷基片的两表面上的复合电极，所述复合电极是由铱层、铜层和金层从内向外依次在所述热敏陶瓷基片表面上层叠而成。

本发明的热敏芯片采用铱-cu-au复合电极，其中铱层(ir)作为底层电极，主要起过渡作用，既能与热敏陶瓷基片和铜层很好地结合，又起到一定的阻挡作用，并且可耐受较高的温度，化学稳定性高，即使外面的铜层和金层受到侵蚀，铱层仍保证整体电极的功能不受影响；铜层(cu)作为阻挡层，用于阻挡外界对过渡层的破坏，并具有焊接作用；金层(au)既是焊接层，也是保护层，其稳定性高，能防止氧化、抗腐蚀、防破坏、耐高温。

本发明将铱层、铜层和金层从内向外层叠制成热敏陶瓷基片表面上的复合电极，能够有效提升热敏芯片的稳定性、耐温性、抗腐蚀性、抗破坏性，明显提高可靠性，还能控制芯片的电极材料成本，所述热敏芯片具有稳定性好、可靠性高、不易老化、耐冷热冲击的优点。

具体地，所述铱层的厚度为0.01～2微米。

具体地，所述铜层的厚度为0.01～2微米。

具体地，所述金层的厚度为0.01～1微米。

所述复合电极中，各金属层的厚度太厚则成本增加，作为过渡层的铱层太薄则影响复合电极与热敏陶瓷基片的结合，作为阻挡层的铜层太薄就起不了阻挡作用，作为焊接层和保护层的金层太薄则外界容易对阻挡层造成破坏，影响产品的可靠性。

进一步，所述铱层的厚度为0.35微米，所述铜层的厚度为0.45微米，所述金层的厚度为0.2微米。此厚度设置较为适宜。

具体地，所述铱层、铜层和金层均采用溅射法形成。溅射工艺得到的各金属层厚度可达到丝网印刷工艺制得银电极层厚度的1％，起到节约金属材料的作用，并且能够避免烧银时有害气体的排放，达到环保的效果，溅射工艺使复合电极与热敏陶瓷基片紧密贴合，在后续的划切过程中基本不会出现起皮现象。

本发明还提供上述的热敏芯片的制备方法，包括如下步骤：制备热敏陶瓷基材，然后在热敏陶瓷基材两表面分别依次溅射铱层、铜层和金层，再进行划切，得到单个的热敏芯片。

所述制备方法采用溅射工艺制备电极，溅射工艺得到的各金属层厚度可达到丝网印刷工艺制得银电极层厚度的1％，起到节约金属材料的作用，并且整个溅射过程在真空设备中完成，能够避免烧银时有害气体的产生，不会污染环境，洁净度高，同时省去了丝网印刷制备银电极层后续的烘干、烧结工序，效率更高，还杜绝了各金属层在高温烧结时重新结晶导致性能发生改变。溅射工艺得到的各金属层非常致密，结合牢固，能有效防止外界侵蚀，达到高精度、高可靠。

进一步，在溅射之前，还包括对热敏陶瓷基材进行清洗的步骤。真空溅射工艺可以保证热敏陶瓷基材的清洗表面不被二次污染，

为了更好地理解和实施，下面结合附图详细说明本发明。

附图说明

图1为现有的热敏芯片的结构示意图；

图2为本发明的复合电极热敏芯片的结构示意图；

图3为本发明的复合电极热敏芯片的制备流程图；

图4为真空溅射示意图。

具体实施方式

请参阅图2，其为本发明的复合电极热敏芯片的结构示意图。

本发明的复合电极热敏芯片包括热敏陶瓷基片1以及两个分别设于所述热敏陶瓷基片1的两表面上的复合电极2，所述复合电极2是由铱层21、铜层22和金层23从内向外依次在所述热敏陶瓷基片1表面上层叠而成。

具体地，所述铱层21的厚度为0.01～2微米；所述铜层22的厚度为0.01～2微米；所述金层23的厚度为0.01～1微米。优选地，所述铱层21的厚度为0.35微米，所述铜层22的厚度为0.45微米，所述金层23的厚度为0.2微米。

所述铱层21、铜层22和金层23均采用溅射法形成。

请参阅图3和图4，图3为本发明的复合电极热敏芯片的制备流程图，图4为真空溅射示意图。

所述复合电极热敏芯片的制备方法按如下步骤进行：

s1：制备热敏陶瓷基材：

按常规配方配得热敏陶瓷粉末，例如ntc热敏陶瓷粉末，再对热敏陶瓷粉末进行球磨、等静压成型、烧结、切片，即可得到片状的热敏陶瓷基材。

s2：一次清洗：

使用清洗液处理步骤s1得到的热敏陶瓷基材，再使用超声波机清洗，清洗时间为：5±1分钟，然后烘干，烘干温度为：100±5℃，烘干时间为：30±5分钟。

s3：二次清洗：

将步骤s2一次清洗得到的热敏陶瓷基材放到等离子清洗机中进行二次清洗，清洗时间为：5±1分钟，烘干温度为：100±5℃，烘干时间为：30±5分钟，同时活化表面。

s4：溅射铱层21：

先将真空溅射镀膜机抽真空到工艺范围，再充入氩气作为工作气体，以铱作为靶材，在电场作用下，ar⁺加速轰击靶材，将靶材原子溅射到步骤s3得到的热敏陶瓷基材上，在热敏陶瓷基材的两表面上分别溅射一层铱层21，溅射厚度为0.01～2微米。

s5：溅射铜层22：

先将真空溅射镀膜机抽真空到工艺范围，再充入氩气作为工作气体，以铜作为靶材，在电场作用下，ar⁺加速轰击靶材，将靶材原子溅射到步骤s4得到的热敏陶瓷基材上，在热敏陶瓷基材两表面的铱层21表面上分别溅射一层铜层22，溅射厚度为0.01～2微米。

s6：溅射金层23：

先将真空溅射镀膜机抽真空到工艺范围，再充入氩气作为工作气体，以金作为靶材，在电场作用下，ar⁺加速轰击靶材，将靶材原子溅射到步骤s5得到的热敏陶瓷基材上，在热敏陶瓷基材两表面的铜层22表面上分别溅射一层金层23，溅射厚度为0.01～1微米。

s7：划切

测试步骤s6得到的热敏陶瓷基材的电阻率，按照测试结果和所需热敏芯片的阻值计算出单个热敏芯片的尺寸大小，然后对所述热敏陶瓷基材进行划切，得到单个的所述热敏芯片。

s8：测试分选：

使用热敏电阻测试仪3对步骤s7批量生产得到的热敏芯片逐个进行电阻值测试，将不符合要求的产品分选淘汰。

现有热敏芯片与本发明复合电极热敏芯片的性能对比测试

将电阻率75kω·mm，b值为4050，厚度为0.5mm的陶瓷基片分别用传统丝网印刷法及真空溅射法制作其表面电极；其中，丝印法在陶瓷基片两表面分别制作厚度为30μm银电极；真空溅射法在陶瓷基片两表面分别制作由铱层、铜层和金层从内向外层叠而成的复合电极(溅射铱层的真空度为0.4pa，溅射铜层和金层的真空度均为0.3pa)，且铱层厚度为0.35μm，铜层厚度为0.45μm，金层厚度为0.2μm。然后，以1mm*1mm的尺寸进行划切，得到丝印法制备的现有热敏芯片和真空溅射法制备的本发明的复合电极热敏芯片。

分别测试划切得到的现有热敏芯片与本发明的复合电极热敏芯片的阻值和b值，并分别进行125℃/1000h的高温老化实验及100℃-0℃的冷热冲击实验，每次实验采用10个样品。

高温老化实验为：将样品置于125℃烘箱中老化1000小时，根据实验前、后样品在25℃下的阻值，计算出的阻值变化率即为老化变化率。

冷热冲击实验为：将样品交替置于100℃与0℃气体中，循环1000次，根据实验前、后样品在25℃下的阻值，计算出的阻值变化率即为冷热冲击变化率。

实验结果如下表：

上表数据表明，现有热敏芯片的阻值与b值都比较分散，精度比较低，其老化变化率和冷热冲击变化率都比较大，可靠性较低；而本发明的复合电极热敏芯片的阻值与b值都非常集中，精度较高，其老化变化率不超过0.28％，其冷热冲击变化率不超过0.2％，达到高精度高可靠。

以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。