提高超导量子处理器谐振频率的封装盒体结构的制作方法

本公开属于量子芯片封装技术领域，涉及一种提高超导量子处理器谐振频率的封装盒体结构。

背景技术：

在超导量子计算的实现方案中，将量子处理器与外围电路进行连接是不可缺少的一个步骤。超导量子处理器封装盒体是与量子处理器进行连接的第一级装置。在现有技术中，仅考虑了样品封装盒内部空气填充部分的谐振，对封装盒体内部的空间电磁波谐振考虑不够全面。如何全面降低或消除封装盒体内部的各种电磁谐振的干扰是超导量子处理器封装必需考虑的因素。

技术实现要素：

(一)要解决的技术问题

本公开至少解决了如下技术问题：提供了一种提高超导量子处理器谐振频率的封装盒体结构，以降低或消除超导量子处理器封装盒体内电磁谐振对处理器影响的问题，提高超导量子处理器的谐振频率。

(二)技术方案

本公开基于两个方面进行了改进，一个方面，涉及承载超导量子处理器的基座的改进，一个方面涉及用于放置超导量子处理器的容置空间的布局改进。这两个方面改进的方案可以结合起来形成优选的技术方案。

根据本公开的一个方面，提供了一种提高超导量子处理器谐振频率的封装盒体结构，包括：基座4，其上用于放置超导量子处理器；其中，该基座4上具有一空心区域5，该空心区域5位于超导量子处理器的下方且邻接该超导量子处理器，该空心区域5的长、宽尺寸或径向尺寸小于超导量子处理器的对应尺寸以通过该空心区域5边缘的基座4承载超导量子处理器。

在本公开的一些实施例中，空心区域的深度大于零且小于等于基座4的高度。

在本公开的一些实施例中，该空心区域中填充有空气。

在本公开的一些实施例中，所述空心区域的尺寸满足：使得所述封装盒体由寄生电感和寄生电容形成的l-c谐振以及封装盒体内部形成的空间电磁波谐振的基模频率大于超导量子处理器的最高频率。

根据本公开的另一个方面，提供了一种提高超导量子处理器谐振频率的封装盒体结构，包括：一封装盒体，其内部具有一容置空间1用于放置超导量子处理器，该容置空间1的长、宽、高至少一个方向的尺寸大于该超导量子处理器对应的长、宽、高尺寸，形成一间隙区域13；以及多个导体块2，设置于该间隙区域13中，与封装盒体中容置空间1的边缘接触。

在本公开的一些实施例中，每个导体块2的宽度小于或等于间隙区域的宽度，或者每个导体块的宽度大于所述间隙区域的宽度，在超导量子处理器的对应导体块位置制作有豁口，以容放导体块。

在本公开的一些实施例中，所述多个导体块2的尺寸满足：使得所述封装盒体的谐振有效区域对应的空间电磁波谐振的基模频率大于超导量子处理器的最高频率。

在本公开的一些实施例中，所述多个导体块2中，至少一组导体块2相对设置。

根据本公开的又一个方面，将上述两个改进方面进行结合，提供了一种提高超导量子处理器谐振频率的封装盒体结构，该封装盒体结构包括：基座4，其上用于放置超导量子处理器；其中，该基座4上具有一空心区域5，该空心区域5位于超导量子处理器的下方且邻接该超导量子处理器；一封装盒体，其内部具有一容置空间1用于放置所述基座4及其上的超导量子处理器，该容置空间1的长、宽、高至少一个方向的尺寸大于该超导量子处理器对应的长、宽、高尺寸，形成一间隙区域13；以及多个导体块2，设置于该间隙区域13中，与容置空间1的边缘接触。

(三)有益效果

从上述技术方案可以看出，本公开提供的提高超导量子处理器谐振频率的封装盒体结构，具有以下有益效果：

通过从两种谐振形式入手，第一种谐振为封装盒体内部形成的空间电磁波谐振，第二种谐振为寄生电感和寄生电容形成的l-c谐振，一种方式从第一种谐振形式入手，通过在封装盒体内部容置空间的边缘与超导量子处理器之间的间隙区域放置多个导体块，通过缩小谐振腔的有效尺寸来提高电磁波的基模频率(最低谐振频率)，从而将基模频率提高至超导量子处理器的工作频带之外，以达到降低或消除谐振对超导量子处理器影响的目的；另外一种方式从l-c谐振入手，通过将用于放置超导量子处理器的基座进行部分挖空，以降低寄生电容，从而提高l-c谐振频率；其中寄生电容主要由金属-介质-金属的空间结构引起的，金属-介质-金属结构可近似为一平板电容，超导处理器的接地面和基座分别是电容的两个金属极板，超导处理器的衬底为介质层，通过挖空部分基座，可以降低有效的介电常数，以降低寄生电容，达到提升l-c谐振频率的目的，此外，部分挖空后的基座的介电常数减小，对应空间电磁波谐振的基模频率也有所提升，二者协同使得谐振频率超出量子处理器的工作频带，从而降低或者消除谐振对超导量子处理器的影响。

附图说明

图1为根据本公开一实施例所示的封装盒体结构形成的放置量子处理器的空间的示意图。

图2为现有技术中封装盒体中用于放置量子处理器的空间的示意图。

图3为根据本公开一实施例所示的用于放置量子处理器的基座的结构示意图。

图4为现有技术中用于放置量子处理器的基座的结构示意图。

【符号说明】

1-容置空间；2-导体块；

3-谐振有效区域；13-间隙区域；

4-基座；5-空心区域。

具体实施方式

在现有技术中，仅考虑了样品盒内部空气填充部分的谐振，对封装盒体内部的空间电磁波谐振考虑不够全面，本公开进一步考虑寄生的电感和电容形成的l-c谐振这一影响因素。由此，基于整体考虑：封装盒体内部的空间电磁波谐振、寄生的电感和电容形成的l-c谐振对超导量子处理器能否正常工作有很大影响，本公开通过提高谐振频率的方式，将谐振频率提高至超导量子处理器的工作频带之外，以达到降低或消除谐振对超导量子处理器影响的目的，例如通过两种途径实现谐振频率的提高，一种途径为：减小谐振腔的有效尺寸；另一种途径为：从l-c谐振入手，以降低寄生电容。

为使本公开的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本公开进一步详细说明。

第一实施例

在本公开的第一个示例性实施例中，提供了一种提高超导量子处理器谐振频率的封装盒体结构。

超导量子处理器封装盒体内电磁谐振有两种：在封装盒体内部空间形成空间电磁波谐振，以及由寄生的电感和电容形成的l-c谐振。本实施例是通过在封装盒体内部空间形成的电磁波谐振上入手，来提高谐振频率(基模频率)，使其提高至超导量子处理器的工作频带(大于最高频率)之外。

图1为根据本公开一实施例所示的封装盒体结构形成的放置量子处理器的空间的示意图。

参照图1所示，本公开的提高超导量子处理器谐振频率的封装盒体结构，包括：封装盒体，具有一容置空间1用于放置超导量子处理器，该容置空间1的长、宽、高至少一个方向的尺寸大于该超导量子处理器对应的长、宽、高尺寸，形成一间隙区域13；以及多个导体块2，设置于该间隙区域13中，与封装盒体中容置空间1的边缘接触。

本实施例中，封装盒体的整体形貌并未示意，其内部的容置空间以矩形进行示意，长度、宽度和高度方向分别对应x、y和z方向，例如该封装盒体的容置空间为一长方体结构，图中仅示意x-y平面内的容置空间，并未示意立体结构(高度方向未示意)。

在一些实施例中，所述导体块2的宽度小于或等于间隙区域13的宽度。这里的宽度是指导体块2沿着对应所在的间隙区域13宽度方向的尺寸。本实施例中，以导体块2的宽度等于间隙区域13的宽度进行示例，此时超导量子处理器(例如为超导量子芯片)放置在容置空间1中，与各个导体块2之间接触，谐振有效区域3如图1中对应的虚线框示意，长度为a，宽度为b。对应导体块2的宽度小于间隙区域13的情况，超导量子处理器放置于容置空间1中，与各个导体块2之间存在距离，与导体块2相切的方框的大小为此种情况下的谐振有效区域。

在另一些实施例中，所述导体块2的宽度大于所述间隙区域13的宽度，在超导量子处理器的对应导体块位置制作有豁口，以容放导体块。

本实施例中，所述多个导体块2的尺寸满足：使得所述封装盒体的谐振有效区域对应的空间电磁波谐振的基模频率大于超导量子处理器的最高频率。

在一些实施例中，所述多个导体块2中，至少一组导体块2相对设置。例如，本实施例中，共有四个导体块，分为两组，每组导体块相对设置，分别位于长度和宽度方向。当然，在其它实施例中，导体块可以不是对称设置的，例如，仅在处理器的一个侧面、两个(相邻两个侧面)或者三个侧面设置导体块；此外，在位于处理器四个侧面的间隙区域13中，在每个侧面的间隙区域可以放置多个导体块，不以图中示意的一个导体块为限。

下面通过与现有技术对比来说明本实施例中的封装盒体结构提高超导量子处理器谐振频率的原理以及有益效果。

图2为现有技术中封装盒体中用于放置量子处理器的空间的示意图。

如图2所示，现有技术中，放置量子处理器的封装盒体的容置空间为一较为规则的矩形空间，谐振腔的有效尺寸即为该矩形空间的尺寸，长度为a0，宽度为b0，高度(图中并未示意该方向)为d0。在实际的超大处理器设计中，该矩形空间不是全部用到。

对比图2与图1可知，本实施例中，通过在间隙区域13放置与封装盒体中的容置空间1边缘接触的多个导体块2，所述多个导体块2使得封装盒体形成的谐振腔的有效尺寸减小，有效的谐振腔尺寸对应区域为谐振有效区域3，如图1所示，本实施例的谐振有效区域3的长和宽的尺寸相较现有技术而言变小，由原来的长度为a0，宽度为b0，变为了：长度为a，宽度为b，其中，a＜a0，b＜b0，从而实现了内部空间形成的电磁波谐振的谐振频率提高。

本实施例中仅在长度和宽度方向这两个维度上减小了对应的谐振腔有效尺寸，类似的，对于量子处理器在高度方向上小于封装盒体整体尺寸的情况，也可以在二者的间隙区域放置导体块，实现相同的效果，(本实施例中，由于高度方向的尺寸远小于长度和宽度方向的尺寸，因此主要通过在x、y平面内放置导体块实现有效尺寸的调控)并且长度方向、宽度方向和高度方向这三个方向维度均可以组合放置导体块，实现有效尺寸缩小以提高谐振频率。

封装盒体内部空间形成空间电磁波谐振。在封装盒体内放置超导量子处理器处，可近似形成一密闭空间，该空间看作一波导谐振腔，且一般地，可看作一矩形波导谐振腔。本实施例中，矩形波导谐振腔的有效尺寸如下：长度为a，宽度为b，高度为d(图中未示意)。

对于矩形波导谐振腔，其谐振频率为：

其中，a、b、d是矩形波导谐振腔的长度、宽度、高度尺寸，分别对应x、y、z方向，m、n、l分别是在x、y、z方向上的驻波图形变化个数。

由于封装盒体内一般z向的尺寸d远小于x、y方向的尺寸a、b，因此谐振模式(谐振频率)主要由x、y方向的尺寸决定。

本实施例中，主要是通过缩小谐振腔的有效尺寸来提高电磁波的基模频率(最低谐振频率)，从而将谐振频率提高至超导量子处理器的工作频带之外(大于最高频率)，以达到降低或消除谐振对超导量子处理器影响的目的。

第二实施例

在本公开的第二个示例性实施例中，提供了一种提高超导量子处理器谐振频率的封装盒体结构。

本实施例中，通过在由寄生电感和寄生电容形成的l-c谐振上入手，来提高谐振频率，使其提高至超导量子处理器的工作频带之外。

图3为根据本公开一实施例所示的用于放置量子处理器的基座的结构示意图。

参照图3所示，本公开的封装盒体结构，包括：基座4，其上用于放置超导量子处理器，其中，该基座4上具有一空心区域5，该空心区域5位于超导量子处理器的下方且邻接该超导量子处理器，该空心区域5的长、宽尺寸或径向尺寸小于超导量子处理器的对应尺寸以通过该空心区域5边缘的基座4承载超导量子处理器。

优选的，该空心区域填充有空气或者其他相对介电常数较低(一般低于金属的介电常数)的气体。

放置超导量子处理器后，基座上的该空心区域5位于超导量子处理器的下方且邻接该超导量子处理器，空心区域5边缘的基座部分用于承载超导量子处理器。

本实施例中，空心区域的深度大于零且小于等于基座4的高度，图3中以挖空高度等于基座高度进行示例，其他实施例中，可以是仅仅挖空部分高度的基座，只要使得量子芯片下方紧邻该空心区域即可，空心区域对应的深度可以根据实际需要进行调整。

本实施例中，封装盒体结构包含：封装盒体，基座设置于封装盒体内部，具体的，可以是封装盒体的一个部件充当基座，例如封装盒体包括顶盖、基座以及密封盖，顶盖与基座相对设置且相对的面形状匹配，形成一容置空间，实现外部密封，内部形成容置空间，在该基座中进行部分挖空，得到空心区域，另外对应的，为了实现密封，对应空心区域在最后封装时通过一密封盖闭合实现封装，该密封盖的截面尺寸与所述空心区域相匹配，该密封盖插塞于所述基座的空心区域下方，所述基座、顶盖与密封盖整体形成一密封结构。密封盖塞入空心区域的高度可以根据实际需要进行设置，优选地，密封盖的高度小于基座的高度，在密封盖塞入空心区域后，在密封盖的上部与放入的超导量子芯片底部之间存在间距。或者其他变形实施例中，所述基座固定于一封装盒体内部，该封装盒体为一可拆开的密封结构。例如，封装盒体为包含容置腔室的密封结构，该密封结构在放置量子芯片或取出量子芯片时可拆开，其内部具有一充当基座的结构，该充当基座的结构与该密封结构固定，并且具有空心区域。

本实施例中，所述空心区域5的尺寸满足：使得所述封装盒体由寄生电感和寄生电容形成的l-c谐振以及封装盒体内部形成的空间电磁波谐振的基模频率大于超导量子处理器的最高频率。

图4为现有技术中用于放置量子处理器的基座的结构示意图。

现有技术中，将超导量子处理器直接固定于一金属基座，这样形成了一个金属-介质-金属的空间结构，且四周被金属或pcb围绕，近似为一封闭空间。形成了一个有介质填充的矩形波导谐振腔，该介质为超导量子处理器所用的衬底介质，一般为蓝宝石。由于衬底材料的相对介电常数比较高，导致该结构的基模频率比较低，通常位于超导量子处理器工作的频率范围内。在通常的基座设计中，基座一般为一实心金属块，如图4所示。

本公开中通过将金属基座的放置超导量子处理器的区域进行部分挖空，得到空心区域，由于挖空部分的介电常数低于原来的实心部分的金属的介电常数，这样该结构的整体有效介电常数将降低，实现了提高空间谐振频率的目的，提高程度与挖空所占的面积比值有关，一般来说，在同等深度条件下，空心区域所占基座的面积越大，有效介电常数降低的越多，当然，空心区域的面积的最大值要小于超导量子处理器的面积，以保证有除空心区域之外的基座边缘用于承载超导量子处理器。

需要说明的是，本实施例的空心区域设置目的和其作用如下：该空心区域具有两个方面的作用，一个作用是通过降低介电常数的方式来提高电磁波谐振频率，这个作用与第一个实施例中的方案为两种提高电磁波谐振频率的方式，一种是从降低有效尺寸出发，一种是从降低相对介电常数(参照公式(1))，由公式(1)可知，封装盒体内部的相对介电常数εr和相对磁导率μr也可影响谐振频率，但是一般样品盒内所用一般为无磁材料，相对磁导率μr约为1，这里通过降低相对介电常数来提高基模频率(最低谐振频率)；另外一个作用是：通过降低寄生电感和寄生电容来提高超导处理的寄生电感和电容引起的l-c谐振。其中，寄生电感主要由键合引线引起，寄生的电容主要是由上面提到的金属-介质-金属的空间结构引起。该金属-介质-金属结构可近似为一平板电容，超导处理器的接地面和基座分别是电容的两个极板，超导处理器的衬底为介质层。通过挖空部分基座，可以降低有效的介电常数，以降低寄生电容，达到提升l-c谐振频率的目的。

当然，上述两个实施例的技术特征可以进行组合或者单独实施。

综上所述，本公开提供了一种提高超导量子处理器谐振频率的封装盒体结构，通过从两种谐振形式入手，第一种谐振为封装盒体内部形成的空间电磁波谐振，第二种谐振为寄生电感和寄生电容形成的l-c谐振，一种方式从第一种谐振形式入手，通过在封装盒体内部容置空间的边缘与超导量子处理器的之间的间隙区域放置多个导体块，通过缩小谐振腔的有效尺寸来提高电磁波的基模频率(最低谐振频率)，从而将基模频率提高至超导量子处理器的工作频带之外，以达到降低或消除谐振对超导量子处理器影响的目的；另外一种方式从l-c谐振入手，通过将用于放置超导量子处理器的基座在放置区域进行部分挖空，以降低寄生电容，从而提高l-c谐振频率；其中寄生电容主要由金属-介质-金属的空间结构引起的，金属-介质-金属结构可近似为一平板电容，超导处理器的接地面和基座分别是电容的两个金属极板，超导处理器的衬底为介质层，通过挖空部分基座，可以降低有效的介电常数，以降低寄生电容，达到提升l-c谐振频率的目的，此外，部分挖空后的基座的介电常数减小，对应空间电磁波谐振的基模频率也有所提升，二者协同使得谐振频率超出量子处理器的工作频带，从而降低或者消除谐振对超导量子处理器的影响。

需要说明的是，单词“包含”或“包括”不排除存在未列在权利要求中的元件或步骤。位于元件之前的单词“一”或“一个”不排除存在多个这样的元件。

类似地，应当理解，为了精简本公开并帮助理解各个公开方面中的一个或多个，在上面对本公开的示例性实施例的描述中，本公开的各个特征有时被一起分组到单个实施例、图、或者对其的描述中。然而，并不应将该公开的方法解释成反映如下意图：即所要求保护的本公开要求比在每个权利要求中所明确记载的特征更多的特征。更确切地说，如权利要求书所反映的那样，公开方面在于少于前面公开的单个实施例的所有特征。因此，遵循具体实施方式的权利要求书由此明确地并入该具体实施方式，其中每个权利要求本身都作为本公开的单独实施例。

以上所述的具体实施例，对本公开的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本公开的具体实施例而已，并不用于限制本公开，凡在本公开的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本公开的保护范围之内。