显示基板和显示装置的制作方法

本公开涉及显示技术领域，更具体地，涉及一种显示基板和一种显示装置。

背景技术：

相关技术中，一些类型的有机发光二极管类的显示基板的像素电路设置有两个参考电压输入端，分别需要被施加两个独立的参考电压。对应地，该显示基板中需要为一个像素电路提供两条参考电压线。两条参考电压线对像素电路性质的影响程度通常是不一样大的，故对于那些对像素电路性质影响更大的参考电压线而言，其电压的稳定性和均匀性是不是足够好，或者说其自身电阻是不是足够低，成为本领域技术人员一直期望解决的问题。

相关技术中会在有机发光二极管的显示基板的各像素电极之间的间隙布线，作为参考电压辅助线，这些像素电极之间的间隙处的参考电压辅助线再通过多个过孔与一参考电压线电连接，从而实现参考电压线电阻的降低。

由于是在像素电极之间的缝隙进行布线，这会影响显示的开口率。

技术实现要素：

本公开提供一种显示基板和一种显示装置，已在不影响显示的开口率的前提下降低参考电压线的电阻。

根据本公开的第一方面，提供一种显示基板，包括基底、依次远离所述基底的第一布线层、第二布线层、第三布线层、第四布线层和像素电极层，所述第一布线层、所述第二布线层、所述第三布线层、所述第四布线层和所述像素电极层中相邻层之间均设置有绝缘层，所述第一布线层中设置有沿行方向延伸的栅线、复位控制线、发光控制线；所述显示基板还包括第一参考电压线、第二参考电压线、第一参考电压辅助线，所述第一参考电压线、所述第二参考电压线、所述第一参考电压辅助线分别设置在所述第二布线层、所述第三布线层、所述第四布线层中的一层内，所述第一参考电压线与所述第一参考电压辅助线通过贯穿二者之间的绝缘层的多个过孔电连接，所述第一参考电压线与所述第一参考电压辅助线的延伸方向不同，所述第二参考电压线与所述第一参考电压辅助线的延伸方向相同，所述第一参考电压线沿行方向延伸或者沿列方向延伸,所述第二参考电压线沿行方向延伸或者沿列方向延伸。

在一些实施例中，所述第一参考电压线沿行方向延伸，所述显示基板还包括位于所述第三布线层内且沿列方向延伸的数据线。

在一些实施例中，所述第一参考电压线位于所述第二布线层，所述第二参考电压线位于所述第四布线层。

在一些实施例中，所述第一参考电压线位于所述第四布线层，所述第二参考电压线位于所述第三布线层。

在一些实施例中，所述第一参考电压线位于所述第二布线层，所述第二参考电压线位于所述第三布线层。

在一些实施例中，所述显示基板还包括位于所述第三布线层且沿列方向延伸的电源线、位于所述第二布线层且沿行方向延伸的电源辅助线，所述电源线和所述电源辅助线通过贯穿二者之间的绝缘层的过孔电连接。

在一些实施例中，所述显示基板还包括沿行方向和列方向排布的像素电路，每行像素电路对应电连接一条栅线、一条复位控制线、一条发光控制线，每列像素对应电连接一条数据线和一条电源线。

在一些实施例中，所述像素电路包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管、第九晶体管和第一电容，所述第一晶体管的栅极和所述第七晶体管的栅极均与对应的复位控制线电连接，所述第一晶体管的第一极和所述第八晶体管的第一极均与对应的第二参考电压线电连接，所述第一晶体管的第二极与所述第九晶体管的第一极、所述第九晶体管的第二极、所述第二晶体管的第一极、所述第三晶体管的栅极、所述第一电容的第二极电连接，所述第八晶体管的第二极与像素电极、所述第六晶体管的第一极电连接，所述第六晶体管的栅极、所述第九晶体管的栅极、所述第五晶体管的栅极均与对应的发光控制线电连接，所述第六晶体管的第二极与所述第二晶体管的第二极、所述第三晶体管的第一极电连接，所述第三晶体管的第二极与对应的电源线电连接，所述第二晶体管的栅极和所述第四晶体管的栅极均与对应的栅线电连接，所述第四晶体管的第一极与对应的数据线电连接，所述第四晶体管的第二极与所述第一电容的第一极、所述第五晶体管的第一极、所述第七晶体管的第一极电连接，所述第五晶体管的第二极和所述第七晶体管的第二极均与对应的第一参考电压线电连接。

在一些实施例中，所述第二参考电压线与所述第一参考电压辅助线二者在所述基底的正投影彼此交叠。

在一些实施例中，所述显示基板还包括发光器件，所述发光器件的一个电极为所述像素电极层内的像素电极。

在一些实施例中，所述发光器件为有机发光二极管或者量子点发光二极管。

根据本公开的第二方面，提供一种显示装置，包括第一方面的显示基板。

附图说明

图1为本公开实施例的显示基板中像素电路的电路图。

图2为本公开实施例的显示基板中像素电路的时序图。

图3为本公开实施例的显示基板的制备流程图。

图4为本公开实施例的显示基板的版图。

图5为本公开实施例的显示基板中不同结构的层叠关系示意图。

图6a-图6h为图4所示版图中部分结构的分解视图。

附图标记为：1、基底；2、缓冲层；3、有源层；4、栅绝缘层；5、第一布线层；6、第一绝缘层；7、第二布线层；8、第二绝缘层；9、第三布线层；10、第三绝缘层；11、第四布线层；12、平坦化层；13、像素电极层；14、像素界定层；n1、第一节点；n2、第二节点；t1-t9、第一晶体管-第九晶体管；c1、第一电容；led、发光器件；vref、第一参考电压线；vref0、第一参考电压辅助线；vref1、连接线；vinit、第二参考电压线；data、数据线；reset、复位控制线；em、发光控制线；vdd、电源线；vdd0、电源辅助线；vss、阴极电源线；gate、栅线；h、过孔。

具体实施方式

为使本领域技术人员更好地理解本发明的技术方案，下面结合附图和具体实施方式对本发明作进一步详细描述。

在本发明中，两结构“同层设置”是指二者是由同一个材料层形成的，故它们在层叠关系上处于相同层中，但并不代表它们与基底间的距离相等，也不代表它们与基底间的其它层结构完全相同。

参考图1-图6h，本公开的实施例提供一种显示基板，包括基底1、依次远离基底1的第一布线层5、第二布线层7、第三布线层9、第四布线层11和像素电极层13，第一布线层5、第二布线层7、第三布线层9、第四布线层11和像素电极层13中相邻层之间均设置有绝缘层，第一布线层5中设置有沿行方向延伸的栅线gate、复位控制线reset、发光控制线em；显示基板还包括第一参考电压线vref、第二参考电压线vinit、第一参考电压辅助线vref0，第一参考电压线vref、第二参考电压线vinit、第一参考电压辅助线vref0分别设置在第二布线层7、第三布线层9、第四布线层11中的一层内，第一参考电压线vref与第一参考电压辅助线vref0通过贯穿二者之间的绝缘层的多个过孔h电连接，第一参考电压线vref与第一参考电压辅助线vref0的延伸方向不同，第二参考电压线vinit与第一参考电压辅助线vref0的延伸方向相同，第一参考电压线vref沿行方向延伸或者沿列方向延伸,第二参考电压线vinit沿行方向延伸或者沿列方向延伸。

本公开中，行方向和列方向仅表示两个相交的方向，并不限定二者垂直，也与观察者当前的视角无关。

第一布线层5-第四布线层11中的线路可以为设置在基底1上的像素电路提供驱动信号。像素电极层13中设置有像素电极p。像素电极p可参与构成一个子像素(例如是一个有机发光二极管)。

像素电路中会设置一个或多个晶体管，晶体管例如是顶栅型薄膜晶体管或者是底栅型薄膜晶体管。

以晶体管为顶栅型薄膜晶体管为例，其有源层3较其栅极(通常由位于第一布线层5中的栅线gate的一段兼作)更接近基底1。

在这些实施例中，参考图5，有源层3与第一布线层5之间间隔栅绝缘层4，第一布线层5与第二布线层7之间间隔第一绝缘层6(也称层间绝缘层)，第二布线层7与第三布线层9之间间隔第二绝缘层8(也称层间绝缘层)，第三绝缘层9与第四绝缘层11之间间隔第三绝缘层10(也称层间绝缘层)，第四绝缘层11与像素电极层13之间间隔平坦化层12。平坦化层12为像素电极p提供平坦的底面。

在像素电极层13背向基底1一侧还会设置像素界定层13，像素界定层13形成的像素槽内可以形成有机发光层，从而限定出一个有机发光二极管的发光区域。

当然，在基底1与有源层3之间还可以设置缓冲层2。

参考图3，显示基板的制备过程可以包括以下步骤。

在步骤s1、提供基底。

在步骤s2、形成缓冲层。

在步骤s3、形成有源层。

在步骤s4、形成栅绝缘层。

在步骤s5、形成第一布线层。

在步骤s6、形成第一绝缘层。

在步骤s7、形成第二布线层。

在步骤s8、形成第二绝缘层。

在步骤s9、形成第三布线层。

在步骤s10、形成第三绝缘层。

在步骤s11、形成第四布线层。

在步骤s12、形成平坦化层。

在步骤s13、形成像素电极层。

在步骤s14、形成像素界定层。

第一参考电压线vref和第二参考电压线vinit都是为像素电路提供一个固定的参考电压，第一参考电压线vref所提供的参考电压对像素电路的影响更大，故在第二布线层7、第三布线层9、第四布线层11中未设置有第一参考电压线vref和第二参考电压线vinit的那一层设置第一参考电压辅助线vref0，从而与第一参考电压线vref形成网络状的连接关系，降低第一参考电压线vref的电阻。

当然，用于连接第一参考电压线vref和第一参考电压辅助线vref0的过孔h的数量至少要有2个。

第一参考电压线vref和第二参考电压线vinit的延伸方向是不同的，要么与临近的栅线gate的延伸方向相同，要么与临近的数据线data的延伸方向相同，如此便于像素电路中晶体管更容易摆放。

第一参考电压辅助线vref0作为新增的线路，将其延伸方向与第一参考电压线vref的延伸方向设置地不同，更能使得二者之间形成网络状结构，更好地降低整体的电阻。

用于连接第一参考辅助线vref0和第一参考电压线vref的过孔h可以是位于二者交叠的区域。也可以参考图6g，第一参考电压辅助线vref0通过与其同层设置的连接线vref1再经过过孔h与第一参考电压线vref电连接。连接线vref1沿行方向延伸且与第一参考电压线vref交叠，如此可以节省布线空间。

像素电极层13中通常设置有像素电极p，由于无需在像素电极p的间隙布线，像素电极p可以制作地更大或者更密，从而提高显示基板的开口率。

在一些实施例中，参考图4和图5，第一参考电压线vref沿行方向延伸，显示基板还包括位于第三布线层9内且沿列方向延伸的数据线data。

数据线data位于第三布线层9内，其更接近所要连接的晶体管。且数据线data通常被施加变化的信号，其更远离像素电极p，从而对像素电极p的影响更小。

在一些实施例中，第一参考电压线vref位于第二布线层7，第二参考电压线vinit位于第四布线层11。

如此，位于第二布线层7的第一参考电压线vref为同一行像素电路提供第一参考电压，位于第四布线层11的第二参考电压线vinit为同一列像素电路提供第二参考电压。当然，第一参考电压辅助线vref0线沿列方向延伸且与数据线data同层设置。

在一些实施例中，第一参考电压线vref位于第四布线层11，第二参考电压线vinit位于第三布线层9。

如此，位于第四布线层11的第一参考电压线vref为同一行像素电路提供第一参考电压，位于第三布线层9的第二参考电压线vinit为同一列像素电路提供第二参考电压。当然，第二参考电压辅助线线沿列方向延伸。此时，数据线data位于第三布线层9，其与第二参考电压线vinit的延伸方向也是相同的。

在一些实施例中，参考图4和图5，第一参考电压线vref位于第二布线层7，第二参考电压线vinit位于第三布线层9。

图4以及图6a-图6f中位于括号内的数字表示该结构所处的层结构。例如p(13)表示像素电极p位于像素电极层13内。

如此，位于第二布线层7的第一参考电压线vref为同一行像素电路提供第一参考电压，位于第三布线层9的第二参考电压线vinit为同一列像素电路提供第二参考电压。当然，第一参考电压辅助线vref0线沿列方向延伸且位于第四布线层11。

在一些实施例中，参考图4和图5，显示基板还包括位于第三布线层9且沿列方向延伸的电源线vdd、位于第二布线层7且沿行方向延伸的电源辅助线vdd0，电源线vdd和电源辅助线vdd0通过贯穿二者之间的绝缘层的过孔h电连接。

位于第三布线层9的电源线vdd为同一列像素电路提供电源电压。位于第二布线层7的电源辅助线vdd0与电源线vdd连接成网络结构，有利于提高电源线vdd为像素电路提供的电源电压的一致性。

当然，参考图6e，还可以在第四布线层11内设置沿列方向延伸的电源线vdd。位于第四布线层11内的电源线vdd与位于第三布线层9内的电源线vdd通过多个过孔h电连接。从而进一步提高电源线vdd所提供的电压的一致性。

在一些实施例中，显示基板还包括沿行方向和列方向排布的像素电路，每行像素电路对应电连接一条栅线gate、一条复位控制线reset、一条发光控制线em，每列像素对应电连接一条数据线data和一条电源线vdd。

参考图4以及图6a-图6c，像素电路通常由晶体管、电容等器件组成。容易理解，在版图中，有源层3与栅线gate、复位控制线reset、发光控制线em(三者均位于第一布线层5)交叠的区域附近可形成一个晶体管。

在一些实施例中，参考图1和图4，像素电路包括第一晶体管t1、第二晶体管t2、第三晶体管t3、第四晶体管t4、第五晶体管t5、第六晶体管t6、第七晶体管t7、第八晶体管t8、第九晶体管t9和第一电容c1，第一晶体管t1的栅极和第七晶体管t7的栅极均与对应的复位控制线reset电连接，第一晶体管t1的第一极和第八晶体管t8的第一极均与对应的第二参考电压线vinit电连接，第一晶体管t1的第二极与第九晶体管t9的第一极、第九晶体管t9的第二极、第二晶体管t2的第一极、第三晶体管t3的栅极、第一电容c1的第二极电连接，第八晶体管t8的第二极与像素电极p、第六晶体管t6的第一极电连接，第六晶体管t6的栅极、第九晶体管t9的栅极、第五晶体管t5的栅极均与对应的发光控制线em电连接，第六晶体管t6的第二极与第二晶体管t2的第二极、第三晶体管t3的第一极电连接，第三晶体管t3的第二极与对应的电源线vdd电连接，第二晶体管t2的栅极和第四晶体管t4的栅极均与对应的栅线gate电连接，第四晶体管t4的第一极与对应的数据线data电连接，第四晶体管t4的第二极与第一电容c1的第一极、第五晶体管t5的第一极、第七晶体管t7的第一极电连接，第五晶体管t5的第二极和第七晶体管t7的第二极均与对应的第一参考电压线vref电连接。

以上像素电路也称为9t1c像素电路。需要说明的是，像素电路中各元器件的连接关系不限于此。只要是需要栅线gate、数据线data、电源线vdd、复位控制线reset、发光控制线em、第一参考电压线vref、第二参考电压线vinit控制的像素电路，均适用于本公开的方案。

需要说明的是，以上实施例均为晶体管为顶栅型薄膜晶体管为例进行说明，其有源层3位于第一布线层5朝向基底1一侧。

当然，以上实施例中的晶体管也可以是底栅型薄膜晶体管，那么按照远离基底1的方向，各层结构的关系可以是第一布线层5、有源层3、第二布线层7、第三布线层9、第四布线层11。同样适用于本公开的方案。

本公开对像素电路的版图设计不做特殊限定，例如有哪两层结构形成第一电容c1都是可以灵活设置的。

参考图2，该像素电路的驱动时序如下。

向栅线gate提供的信号标注为g，向复位控制线reset提供的信号标注为r，向发光控制线em提供的信号标注为e，向数据线data提供的信号标注为d。向栅线gate提供的信号、向复位控制线reset提供的信号、向发光控制线em提供的信号三者均是以低电压信号作为有效信号为例进行说明。

在第一阶段p1，向对应的复位控制线reset提供有效电压，向对应的栅线gate、对应的发光控制线em提供无效电压。此时，第一节点n1的电压为设置为第一参考电压v1，第二节点n2的电压为设置为第二参考电压v2。

在第二阶段p2，向对应的栅线gate提供有效电压，向对应的复位控制线reset、对应的发光控制线em提供无效电压，同时向数据线data提供数据电压，第一节点n1被写入数据电压vdata，第二节点n2的电压为v3+vth，其中，v3为电源线vdd所提供的电压，vth为第三晶体管t3的阈值电压。

在第三阶段p3，向对应的发光控制线em提供有效电压，向对应的复位控制线reset、对应的栅线gate提供无效电压。此时，第一节点n1的电压变为第一参考电压v1，第二节点n2的电压变为v3+vth+v1-vdata。

在第三阶段p3，发光器件led发光。

发光器件led的电流为：i＝k(v1-vdata)²。

其中，k为比例系数。如此，像素电路所驱动的发光器件led中的电流与发第三晶体管t3自身的阈值电压无关。从而提高了显示驱动的一致性。

在一些实施例中，参考图4，第二参考电压线vinit与第一参考电压辅助线vref0二者在基底1的正投影彼此交叠。

由于二者均被施加直流电，即使二者之间存在寄生电容，对二者的信号的影响也是很微弱的。进一步，如此布线还能节省版图的布线空间，有利于提高显示的分辨率。

在一些实施例中，显示基板还包括发光器件led，发光器件led的一个电极为像素电极层13内的像素电极p。

具体地，发光器件led为有机发光二极管或者量子点发光二极管。

以发光器件led为有机发光二极管为例，按照远离基底1的方向依次为像素电极p、有机发光层、阴极(该阴极连接阴极电源线vss)。

本公开的实施例还提供一种显示装置，包括上述的显示基板。

显示装置例如是有机发光二极管显示面板、量子点发光二极管显示面板、有机发光二极管显示模组、手机、显示器、平板电脑等任意具有显示功能的产品或部件。

可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。