用于形成用于III-V族场效应晶体管的栅极结构的方法与流程

本公开总体上涉及用于形成用于场效应晶体管(fet)的栅极结构的方法，并且更具体地涉及在没有减法或剥离处理的情况下用于形成用于场效应晶体管(fet)的栅极结构的方法。

背景技术：

如本领域中已知的，许多具有iii族-氮化物半导体(有时称为氮化物半导体)的单片微波集成电路(mmic)，诸如基于氮化镓(algan/gan)的高电子迁移率晶体管(hemt)，越来越多地用于高频和大功率应用。iii族-氮化物在下文有时也称为iii族-n，其包括例如二元inn、gan、aln、它们的三元合金(诸如alxga1-xn(algan)合金)和其他基于氮的合金。

为了实现这些hemt器件的潜力，必须达到低电阻、良好的边缘敏锐度和可靠的金属与金属接触以及金属与半导体欧姆接触和肖特基接触(用于栅极形成)。大多数iii族-n铸造厂的金属与金属和金属与半导体的低电阻欧姆接触使用金(au)以减小薄层电阻(用于传输线和欧姆接触)，并且以减小在达到对于有源器件最低的金属与半导体欧姆接触电阻所需的高温退火期间的氧化。用于肖特基栅极接触的优选接触金属是镍，因为它的功函数较大(≥5ev)。

众所周知，在许多单片微波集成电路(mmic)和其他集成电路(ic)中，在mmic的底部进行用于接地信号和电信号到已安装的芯片的电连接，这些连接通过穿过衬底和/或衬底的至少一部分上的半导体外延层到电接触部的导电过孔来制成，所述电接触部将过孔连接到晶圆上的金属化部；有时称为正面金属化部。

传统上，iii族-nhemtmmic和器件是通过iii-v铸造厂中基于剥离的处理制造的。然而，近来，iii族-nhemt已经开始在sicmos铸造厂环境中使用高产率的类似硅(si)的无au减法处理技术来制造。更具体地，“剥离”工艺是掩模具有窗口以暴露表面的将要沉积材料的选定部分。材料沉积在掩模上，并且材料的一部分穿过窗口到达表面的暴露的选定部分。掩摸连同掩模上的材料的部分(所沉积的材料的不需要的部分)用溶剂来剥离表面，同时将材料的所需部分保留在表面的暴露的选定部分上。“减法”工艺是首先将材料沉积在整个表面上。然后形成掩模以仅覆盖在所沉积的材料的选定部分(在处理之后将保留的部分)之上；所沉积的材料的不需要的部分被暴露。然后使蚀刻剂与掩模接触，从而去除暴露的不需要的部分，同时掩模防止蚀刻剂去除材料的被覆盖的所需部分。

相对于sicmos铸造厂，公知的是，(在传统的iii-v铸造厂中处理的)iii-v化合物半导体器件和电路的产率和成本一直受到低晶圆体积、处理期间增加的衬底操纵、对用于定义金属线的基于剥离的处理技术的广泛使用、以及对用于亚500nm栅极光刻的耗时的电子束光刻的使用的限制。另一方面，sicmos铸造厂环境具有以下优势：高晶圆体积、大晶圆直径(≥200mm)、高度自动化的盒到盒晶圆制造或处理工具、减法处理技术、先进的光学光刻簇(cluster)工具和技术(能够定义亚100nm特征)以及驱动设备开发和技术节点开发的摩尔定律范式。

然而，如前所述，为了利用si铸造厂基础设施和背景sicmos晶圆体积的优势，开发的iii族-n工艺必须是无au的。金是si中的深能级陷阱掺杂剂。因此，au在sicmos铸造厂制造线的前端或后端中不被允许，因为这是严重的污染担忧，可能会引起灾难性的产率问题。

因此，在si铸造厂环境中对gan(或其他iii-v)器件晶圆进行无金处理需要使用si铸造厂后道工序(beol)兼容的金属化部，诸如铝(al)或铜(cu)。铜是这些金属中最吸引人来使用的，因为它具有优秀的导电性和抗电迁移性。然而，由于缺乏挥发性的铜干法蚀刻副产物，所以不能容易地通过光刻技术对铜进行减法图案化，其中，光刻胶掩模和等离子体蚀刻已经成功地用于铝。为了处理铜，开发了镶嵌工艺(这也是减法)。在cu镶嵌工艺中，用于铜的主体绝缘体材料(通常是下面的绝缘层(通常是二氧化硅))用将要形成铜的开放沟槽进行图案化。在绝缘层上沉积明显过度填充沟槽的厚的铜涂层，并且使用化学机械平坦化(cmp)去除在绝缘层顶部上方延伸的多余的铜。填充在绝缘层的沟槽内的cu不会被去除，而是成为图案化的导电互连。

如本领域中还已知的，尽管cu是易管理的，但是它也对si铸造厂造成了其自身的污染风险。阻挡层应完全包围所有铜互连，因为铜扩散到周围的材料中会降低其性能。通常，沟槽内衬有薄的钽(ta)和/或氮化钽(tan)金属层(作为ta/tan/cu镀覆籽晶金属堆叠体的一部分)，以充当沿cu金属互连的底部和侧面的扩散阻挡部。在后cucmp中，互连金属的顶部涂覆有sinx，以充当顶部界面扩散阻挡部，以防止在层间氧化物沉积期间的氧化，并且(在二氧化硅的沟槽蚀刻期间)充当用于额外的互连形成的停止蚀刻层。然而，当背面到正面金属互连通过贯穿晶圆过孔或贯穿半导体层过孔(需要基于氯(或其他氧化剂)的蚀刻来形成这些过孔)而变得容易时，则会产生额外的工艺复杂性。基于氯化物的蚀刻副产物是非挥发性的，并且蚀刻工艺会导致降低的cu界面表面。

如本领域中还已知的，在高频应用中使用的场效应晶体管(fet)通常是诸如氮化镓(gan)hemtfet的iii-v族器件。如今，虽然许多这些ganfet是在专门设计为制造这些ganfet的铸造厂中制造的，但也期望在目前设计为制造硅(si)器件的铸造厂中制造这些器件。

技术实现要素：

根据本公开，提供了用于形成用于场效应晶体管的栅极结构的方法，包括：提供半导体；在半导体之上形成电介质层，所述电介质层在其中具有处于半导体的选定部分之上的开口；使用沉积工艺以将栅极金属选择性地沉积在电介质层之上，并且沉积到开口中，沉积的栅极金属通过栅极金属沉积工艺不粘附到电介质层。

在一个实施例中，沉积的栅极金属通过栅极金属沉积工艺不粘附到电介质层，而粘附到半导体。

在一个实施例中，绝缘层形成在半导体之上，开口暴露绝缘层，并且沉积的栅极金属通过栅极金属沉积工艺不粘附到电介质层，而粘附到绝缘层。

在一个实施例中，方法包括化学还原初始栅极金属。

在一个实施例中，沉积工艺是原子层沉积(ald)。

在一个实施例中，提供了用于形成用于场效应晶体管的栅极结构的方法。所述方法包括：提供半导体；在半导体之上形成电介质层，所述电介质层在其中具有处于半导体的选定部分之上的开口；在开口中形成初始栅极金属。

在一个实施例中，方法包括将初始栅极金属化学还原成栅极结构。

在一个实施例中，化学还原包括在还原剂中对沉积的初始栅极金属进行退火。

在一个实施例中，初始栅极金属是氧化物。

在一个实施例中，初始栅极金属是氧化镍。

在一个实施例中，初始栅极金属形成包括原子层沉积(ald)。

在一个实施例中，提供了用于在iii-v族半导体的选定部分之上形成镍结构的方法。所述方法包括：在半导体之上形成电介质层，所述电介质层在其中具有处于半导体的选定部分之上的开口；在通过开口暴露的表面上形成氧化镍；以及在还原剂中对氧化镍进行退火，以将氧化镍转化为镍。

在一个实施例中，提供了用于形成用于场效应晶体管的栅极结构的方法。所述方法包括：提供半导体；在半导体之上形成电介质层，所述电介质层在其中具有处于半导体的选定部分之上的开口；以及将栅极金属氧化物选择性地沉积到开口中。

在一个实施例中，栅极金属沉积包括原子层沉积(ald)。

在一个实施例中，提供了用于形成用于场效应晶体管的栅极结构的方法，包括：提供半导体；在半导体的表面之上形成非氧化物电介质层，所述非氧化物电介质层在其中具有设置在半导体表面的选定部分之上的开口；使非氧化物电介质层和半导体表面的暴露的选定部分经受栅极金属沉积工艺，其中，沉积的栅极金属不粘附到非氧化物电介质层，而粘附到形成在半导体表面的暴露的选定部分上的氧化物。

在一个实施例中，方法包括在半导体的表面之上形成氧化物绝缘层，开口暴露氧化物绝缘层，并且其中，沉积的栅极金属通过栅极金属沉积工艺不粘附到非氧化物电介质层，而粘附到氧化物绝缘层。

在一个实施例中，方法是用于在iii-v族半导体的选定部分之上形成栅极结构，包括：在半导体之上形成电介质层，所述电介质层在其中具有处于半导体的选定部分之上的开口；在通过开口暴露的表面上形成氧化镍；在还原剂中对氧化镍进行退火，以将氧化镍转化为镍。

在一个实施例中，提供了用于形成用于场效应晶体管的栅极结构的方法，包括：提供半导体；在半导体之上形成电介质层，所述电介质层在其中具有处于半导体的选定部分之上的开口；通过原子层沉积将栅极金属选择性地沉积到开口中；化学还原沉积的栅极金属。

发明人已经认识到，用于制造用于ganhemt的基于ni的栅极的对nio的选择性沉积克服了传统的基于剥离的iii-v铸造厂和减法硅铸造厂中的基于镍的栅极制造的限制。iii-v铸造厂中基于剥离的处理可能导致不需要的光刻胶残留，从而导致对fet的不利影响，所述不利影响是以下一个或多个：不良的产率、性能下降和/或fet的可靠性下降。另一方面，因为优选的栅极结构金属镍(ni)难以干法蚀刻(主要是溅射/物理蚀刻，而不是化学蚀刻)，因此在si铸造厂中对基于ni的栅极进行减法处理具有挑战性。结果，ni的蚀刻主要是固有地非选择性的物理蚀刻，并且通常将使用牺牲电介质层来形成fet的栅极结构。因为在镍栅极结构蚀刻工艺期间可能会无意中蚀刻到栅极沟道中，所以牺牲电介质层的使用继而可能对自由地设计具有最佳的伽马栅极顶部到沟道距离的伽马栅极类型结构的能力造成负面影响。另外，对于伽马栅极和t-栅极结构，ni干法蚀刻产物的低挥发性常常导致包含ni的蚀刻产物的重新沉积，这继而导致影响产率和/或性能和/或可靠性的缺陷。替代地，使用湿法蚀刻以定义减法处理的基于镍的栅极可能会导致栅极金属特征的底切，并且继而造成以下问题：尺寸控制不良(造成提高的性能可变性和低产率)，和降低的可靠性。

发明人还认识到，这里使用ald通过开口选择性地沉积氧化镍(nio)栅极金属层；并且nio层不会粘附到诸如sinx的非氧化物层，而是粘附到诸如algan层的半导体层，所述半导体层终止于在nioald沉积工艺期间可能形成-oh基团的原生氧化物，从而促进ald沉积。即，因为在sinx非氧化物层上没有nio将与之键合的显著浓度的-oh基团(如在诸如sio2或al2o3的氧化物层上)，因而抑制了在非氧化物层上的nio金属沉积，然而作为半导体的algan将具有在ald期间nio将沉积在其上的一些原生氧化物。发明人对于沉积对-oh基团的依赖性的认识是在沉积的氧化物(例如sio2或al2o3)、原生氧化物或经氧等离子体处理的表面(例如氧化的algan表面或sinx表面)上的选择性栅极金属沉积的基础。

因此，本发明利用氧化镍(nio)的选择性的原子层沉积(ald)来形成基于ni的栅极，所述基于ni的栅极仅在需要ni(或nio)的地方沉积nio。结果，不存在像基于剥离的处理(iii-v铸造厂)那样被捕获的抗蚀剂残留的风险，并且不需要减法的湿法或干法蚀刻(si铸造厂)。此外，原子层沉积(ald)的使用防止对器件表面的损坏，所述损坏可能是由基于溅射的ni的沉积引起的(这在si铸造厂中是常见的)。nio本身可以包括栅极(像ni一样，它的功函数≥5ev)，也可以在氢中(全部地或部分地)被还原成ni，以用于形成ni栅极。最后，ald金属沉积避免了物理轰击引起的表面损害，而物理轰击引起的表面损害可能是由物理气相沉积技术造成的。

在附图和以下描述中阐述了本公开的一个或多个实施例的细节。根据说明书和附图以及根据权利要求，本公开的其他特征、目的和优点将是显而易见的。

附图说明

图1a是根据本公开的场效应晶体管(fet)(这里是高电子迁移率晶体管(hemt))的简化横截面示意图；

图1b是图1a的fet的部分的简化平面示意图，这样的平面图是沿着图1a的线1b-1b截取的；

图2a-图2u是根据本公开的在其制造的各个阶段的半导体结构制造中的各个阶段的图解横截面示意图，其中图2u’是由箭头2u’-2u’指示的图2u的部分的分解的图解横截面示意图；

图2d’是图2d的放大部分，这样的放大部分在图2d中被箭头围绕；

图3a是根据本公开的在图2a至图2t的结构中使用的多个栅电极结构中的示例性的一个的图解横截面示意图；

图3a’是可以在图2a至图2t的结构中使用的多个栅电极结构中的示例性的一个的另一实施例的图解横截面示意图；

图3b是根据本公开的在图2a至图2u的结构中用作源电极结构和漏电极结构的多个电极中的示例性的一个的图解横截面示意图；

图3b’是根据本公开的另一实施例的在图2a至图2u的结构中用作源电极结构和漏电极结构的多个电极结构中的示例性的一个的图解横截面示意图；

图4a和图4a’是根据本公开的帮助理解用于形成半导体结构的低温退火工艺的一对图解横截面示意图；

图4b和图4b’是根据本公开的帮助理解用于形成半导体结构的另一低温退火工艺的一对图解横截面示意图；

图5a-图5c是根据本公开的另一实施例的在半导体结构制造中的各个阶段的图解横截面示意图；

图5b’是示出图5b的放大部分的图解横截面示意图，这样的部分在图5b中被箭头5b’-5b’围绕；

图5a’是根据本公开的另一实施例的半导体结构的图解横截面示意图；

图6a-图6d是根据本公开的另一实施例的在半导体结构制造中的各个阶段的图解横截面示意图；

图6c’是示出图6c的放大部分的图解横截面示意图，这样的部分在图6c中被箭头6c’-6c’围绕。

图6d’是根据本公开的另一实施例的半导体结构的放大部分的图解横截面示意图；

图7a-图7g是根据本公开的另一实施例的在半导体结构制造中的各个阶段的图解横截面示意图；

图8a-图8h是根据本公开的另一实施例的在半导体结构制造中的各个阶段的图解横截面示意图；

图9a-图9e是根据本公开的另一实施例的在半导体结构制造中的各个阶段的图解横截面示意图；以及

图10a-图10g是根据本公开的在其制造的各个阶段的图2a-2u的半导体结构中使用的栅电极结构的制造中的各个阶段的图解横截面示意图；

图11a-图11e是根据本公开的用于制造hemtfet的步骤的图解横截面示意图；

图12a-图12c是根据本公开的另一实施例的用于制造hemtfet的步骤的图解横截面示意图；

图13a-图13c是根据本公开的另一实施例的用于制造hemtfet的步骤的图解横截面示意图；以及

图14a-图14k是根据本公开的另一实施例的用于制造misfet的步骤的图解横截面示意图。

各个附图中相似的附图标记指示相似的元件。

具体实施方式

现在参考图1a和图1b，示出了其中形成有多栅场效应晶体管(fet)12(这里是hemt)的半导体结构10。fet12包括：互连到无金的栅极焊盘16的多个(这里例如为四个)无金的指状栅电极接触结构141-144；互连到无金的漏极焊盘20的多个(这里例如两个)无金的指状漏电极结构181-182；以及通过无金的导电互连结构24互连的多个(这里例如为三个)无金的源电极结构221-223，如图1所示。应当理解，栅电极结构141-144、源电极结构221-223和漏电极结构181-182的数量可以比所示的更多(或更少)。在任何情况下，栅电极结构141-144中的每一个设置在漏电极结构181-182中的相应之一与源电极结构221-223中的相应之一之间，以控制载流子在半导体结构10中在源电极结构221-223中的相应之一与漏电极结构181-182中的相应之一之间的流动。此外，两个焊盘261、262被提供，并且连接到导电互连结构24的端部，如图所示。这些焊盘261、262分别通过穿过半导体结构10的导电过孔301、302连接到形成在半导体结构10的底部之上的导电层28。如结合图2a-图2t将更详细描述的，在硅铸造厂中处理结构10的正面或顶面以形成多栅极fet12。

更具体地，参考图2a，半导体结构10被更详细地示出为包括：衬底32，这里例如是硅(si)、碳化硅(sic)或绝缘体上硅(soi)。iii族-n半导体层34的层在衬底32的上部部分上，这里例如在衬底32的上表面之上具有约～1-5微米的厚度，随后是第二iii族-n半导体层36，这里是氮化镓铝(alxga1-xn，其中x为0＜x≤1)，例如在iii族-n层34的上表面上具有约5-30nm的厚度。应当理解，层34在这里是gan缓冲结构，其还包括未示出的成核和应变消除层；通常是氮化铝(aln)和氮化镓铝(alxga1-xn，其中x为0<x≤1)。常规硅(si)铸造厂兼容减法图案化(光刻和蚀刻)技术用于去除iii族-n半导体层34和iii族-n半导体层36的部分，以形成图1a中所示的台面结构。然而，注意的是，由图1a中的蚀刻的台面结构所提供的电隔离还可以通过同一掩模层的离子注入(这里例如是氮)(而不是蚀刻)来提供。这将导致平面结构。如下所述，将对结构10进行处理以形成以上在图1a和图1b中所示的多栅极fet12。注意的是，虽然指状栅电极结构141-144、漏电极结构181-182和源电极结构221-223在台面11上，栅极焊盘16、漏极焊盘20和两个焊盘261、262离开台面11。

现在参考图2b，图2a中所示的结构的正面或顶面涂覆有钝化层38，这里例如是氮化硅sinx。使用常规硅(si)铸造厂兼容减法图案化(光刻和蚀刻)技术来处理层38，以通过层38的选定部分来形成窗口或开口401-407，所述层38的选定部分具有：窗口401和407，所述窗口401和407因此暴露gan层34的在下面的表面部分，其中，将形成焊盘261、262、栅极焊盘16和漏极焊盘20(图1a和图1b)；以及窗口402-406，所述窗口402-406暴露algan层36的在下面的部分，其中将形成源电极结构221-223和漏电极结构181-182，如图2c所示。

现在参考图2d，电接触结构421至427在结构上是相同的，在图3b中更详细地示出了电接触结构421至427中的示例性的一个，这里是电接触结构421，以包括：(a)无金的欧姆接触结构42oc，其具有：钛(ti)或钽(ta)的底层42a；在层42a上的层42b，例如铝或si掺杂的铝(al1-xsix)，其中si掺杂x通常≤0.05；以及层42c，例如钽(ta)或金属氮化物，这里例如是氮化钛(tin)；(b)设置在欧姆接触结构42oc上的无金的导电蚀刻停止层42es，这里例如是镍、钼或铂；以及(c)将结合图2k进行描述的无金的电极接触部，这里是铜镶嵌电极接触部。注意的是，蚀刻停止层的蚀刻速率小于特定蚀刻剂的蚀刻速率的一半(≤1/2)，所述速率是这种蚀刻剂在到达蚀刻停止层之前蚀刻穿过被蚀刻的材料的速率。层42a、42b、42c和42es设置在图2c所示的结构的表面之上，并且穿过开口401-407；注意的是，电接触结构421和427设置在两个焊盘261、262(图1b)之上，并且电连接到两个焊盘261、262(图1b)；电接触结构422、424和426设置在源电极结构221-223之上，并且电连接到源电极结构221-223；电接触结构423和425设置在漏电极结构181和182之上，并且电连接到漏电极结构181和182，电接触结构421和427被形成为与gan层34接触。在沉积之后，使用常规硅(si)铸造厂兼容减法图案化(光刻和蚀刻)技术来形成欧姆接触结构42oc的层42a、42b和42c(特别地，使用基于氯的干法蚀刻化学试剂来干法蚀刻欧姆接触结构42oc)。然后，在将要描述的退火工艺期间形成与iii族-n半导体层36(这里为algan层)欧姆接触的电接触结构422至426。这里，例如，电接触结构421至427的厚度大于60nm。

更具体地，欧姆接触结构42oc中的每一个是三金属堆叠体，并且包括：(a)ti或ta的底部层42a(对于结构422-426(如图2d’所示)，其可以在沉积层42a之前通过基于氯等离子体的干法蚀刻进入层36而凹陷到iii族-n半导体层36的上表面部分中)；(b)基于铝的层42b，这里例如为铝或硅掺杂的铝al1-xsix层42b(其中x小于1；这里，x典型地为≤0.05)；以及(c)在基于铝的层42b层上的顶部金属层42c，例如钽或金属氮化物层42c，这里例如氮化钛(tin)。层42a和层42c的典型厚度是5-30nm，而层42b的范围可以为50-350nm，这取决于为欧姆接触三层结构42oc堆叠体所挑选的金属层。

更具体地，为了保持最佳的接触形态且为了控制污染，将形成半导体欧姆接触的欧姆接触结构42oc的退火保持在铝的熔点以下(≤660℃)。这种低温退火通常在稳态温度下在氮气环境中耗费超过五(≥5)分钟。更特别地，金属到半导体欧姆接触结构42oc的第一金属元件，这里例如为ti或ta层42a，直接沉积在iii族-n表面(这里例如为alxga1-xn层36)上或设置为与iii族-n表面接触，并且在欧姆接触结构42oc的欧姆接触形成退火(在本文中也称为欧姆退火)期间从环境温度到稳态退火温度的温度斜坡期间，通过与iii族-n材料界面层36中的v族元素氮反应来形成金属氮化物。注意的是，当使用线性温度斜坡时，温度斜坡通常≤15℃/秒，然而，可以使用阶梯式温度斜坡分布，以及混合的阶梯和线性斜坡分布，以优化在金属氮化物的形成中与iii族-n表面层36相互作用的第一金属层42a。接下来，第二较低电阻金属，这里例如铝层42b，在≤660℃持续≥5分钟的稳态退火工艺期间，扩散到第一金属(这里是层42a)、形成的金属氮化物，并且扩散到iii族-n材料(这里是层36)的表面中，以提供最低电阻的欧姆接触。最后，为了最大化在第一和第二金属(这里是形成欧姆接触的金属到半导体欧姆接触结构42oc的层42a和42b)与iii族-n材料层36之间在≤660℃温度下的相互作用的量，有必要防止与设置在两层(这里为层42a和42b)上方并且与这两层的上层(这里为层42b)接触的任何第三金属层(金属氮化物或金属，这里为层42c)混合。

可以通过以下几种方式实现防止欧姆接触结构42oc的前两层(这里为层42a和42b)与第三层(这里为层42c)的混合：第一，在第三金属沉积(这里是层42c)之前，可以通过沉积欧姆接触结构42oc并对欧姆接触结构42oc进行退火成为第一和第二金属的两层堆叠体(层42a和42b)，并且随后去除任何氧化界面(通过干法蚀刻、湿法蚀刻或原位干法溅射去除氧化界面)来实现；第二，当在欧姆接触结构42oc的欧姆退火之前沉积欧姆接触结构42oc的所有三个金属层42a、42b和42c时，可以使用以下两种方法之一来形成欧姆接触结构42oc和iii族-n半导体层36之间的低温(≤660℃)欧姆接触：在第一种方法中，并且参考图4a，将欧姆接触结构42oc的金属氮化物层(诸如，tin或tan，这里为层42c)设置为与第二铝层(42b)接触，并且在≤660℃的退火期间抵抗与层42b混合，并且金属层42a与iii族-n层36和金属层42b合金化，其中在层42a和iii-族n层36之间形成了金属氮化物夹层aila，如图4a’所示(注意，退火后可能会存在层42a的一些非合金的部分un-l，并且金属氮化物夹层可以为不连续的)，从而形成后退火的欧姆接触结构42oc；在第二种方法中(并且参考图4b)，在欧姆接触结构42oc沉积工艺或欧姆接触结构42oc的欧姆退火期间，通过与存在于沉积和/或退火装置中所使用的气体中或故意引入其中的气体中的氧气发生反应，来形成薄的(约为1-10nm厚)部分氧化的第二金属(这里为铝层42b)、第三金属(这里为ta、tin或tan层42c)或其组合、夹层bilb。在形成后退火的欧姆接触结构42oc’的≤660℃的退火期间，该部分氧化的金属夹层ilb形成在第二金属层(这里为铝层42b)与第三金属或金属氮化物层(这里为ta、tin或tan层42c)之间，或与抵抗混合的第二铝层(42b)接触，如图4b’所示。换句话说，在第二种方法中(图4b和图4b’)，通过在金属沉积和/或退火工艺期间形成氧化物夹层ilb可以防止第三金属层42c(金属氮化物或金属)在退火期间与层42b混合，并且在层42b与层42c之间形成氧化物夹层ilb，并且金属层42a与iii族-n层36和金属层42b合金化，并且在层42a与iii族-n层36之间形成金属氮化物夹层ila(注意，在退火后，可以存在层42a的一些非合金的部分un-l。因此，在一个实施例中(图4b和图4b’)，在电接触结构金属沉积和/或欧姆退火工艺期间，通过在欧姆接触结构42oc的第二和第三金属之间形成部分氧化的夹层ilb来防止混合。在第一种方法中(图4a和图4a’)，通过形成金属或金属氮化物层作为层42c来防止混合。

如上所述，也可以通过向欧姆接触结构添加少量硅掺杂剂来实现金属到半导体欧姆接触电阻的进一步优化。可以通过多种方法来沉积硅，诸如电子束沉积和溅射。硅可以作为单独的层沉积在欧姆接触结构42oc内(通过硅溅射靶材的溅射或通过电子束沉积)，或者可以通过经由共溅射纯靶材(这里例如为硅和铝)将硅混合到另一层中而沉积硅，或者可以通过溅射si掺杂的靶材(这里例如为si掺杂的铝al1-xsix层42b，其中si掺杂x通常为≤0.05)而沉积硅。

因此，在低温下的欧姆接触形成退火可以总结为如下：在从环境温度到稳态温度的退火工艺的温度斜坡阶段期间，形成具有欧姆接触结构42oc的第一金属的金属氮化物，这里为层42a；其中，电接触结构的第二金属(这里为层42b)扩散到第一金属中以及iii族-n半导体层(这里为层36)的上表面，以减小在iii族-n层36和欧姆接触结构42oc的界面处形成的欧姆接触的电阻；并且其中，在欧姆退火工艺期间，防止与iii族-n半导体层36接触的第一金属以及欧姆接触层42b的第二金属与欧姆接触层42c的第三金属(或金属氮化物)混合；并且其中，在欧姆接触形成退火工艺期间，第一金属、第二金属和第三金属(金属氮化物或金属)维持在低于其熔点。防止前两种金属(层42a和42b)与第三金属(层42c)的混合，在低温下间接增强了前两种金属与iii族-n界面的相互作用，从而促进了较低的接触电阻。在上述退火工艺之后，导电蚀刻停止层42es(这里例如为镍、钼或铂)设置在层42c上，如图3b所示。

现在参考图2e，图2d中所示的结构的表面被涂覆有电介质层44，这里也为sinx，如图所示。

现在参考图2f，使用任何常规硅(si)铸造厂兼容光刻和蚀刻处理技术在层44中形成开口或窗口46，如图所示，以暴露iii族-n半导体层36的其中要形成指状栅电极结构141-144(图1a和图1b)的部分，这里在该实施例中，指状栅电极结构141-144与iii族-n半导体层36(这里为algan层)肖特基接触。

现在参考图2g，将要在图3a中更详细描述的指状栅电极结构141-144(图1a和图1b)通过开口或窗口46使用硅(si)铸造厂兼容光刻和蚀刻工艺来形成，如图所示。更具体地，并且栅电极结构141-144的每一个在构造上都是相同的，其中示例性的一个(这里是栅电极结构141)在图3a中详细示出为包括：(a)具有栅极金属层14a的栅极电接触结构14gc，这里为与algan半导体层36肖特基接触的单一材料或多种材料，例如镍(ni)、氮化钛(tin)、镍/氮化钽(ni/tan)、镍/钽(ni/ta)、镍/钽/氮化钽(ni/ta/tan)、镍/钼(ni/mo)、氮化钛/钨(tin/w)或掺杂的硅化物；以及(b)无金的电极接触部，这里是铜镶嵌电极接触部，将结合图2k进行描述。使用常规硅(si)铸造厂兼容的减法图案化技术来形成的栅极金属层14a在这里是肖特基接触金属，其与iii族-n半导体层36形成肖特基接触；注意，栅极电接触结构14gc可以具有设置在栅极金属层14a和iii族-n半导体层36之间的薄的(通常约为2-10nm)电介质层14b，例如氧化铝(al2o3)，如图3a所示，以形成金属绝缘栅hemt(mishemt)。应当注意，栅极金属层14a可以为如图所示的t形或如图3a’所示的伽马形(γ形)，以形成具有指向相邻的漏电极结构的方向的突出部分15的场板结构。

注意的是，用于包括肖特基栅极金属层14a的金属或金属氮化物的干法蚀刻通常将是基于氯(以蚀刻例如ni和tin)或基于氟(以蚀刻例如mo、tin、w、ta和tan)或其组合(以蚀刻例如tin、w、ta和tan)。然而，当在肖特基栅极金属层14a中使用ni时，由于缺乏挥发性蚀刻副产物，可能非常难以进行干法蚀刻。因此，镍干法蚀刻，这里例如是氯气(cl2)和氩气(ar)气体混合物，主要是物理蚀刻(溅射)，而不是基于化学的蚀刻。由于主要是物理干法蚀刻对下层的蚀刻选择性较差，在某些情况下，例如在肖特基栅极金属层14a中的ni和钝化层38中的电介质的厚度大致相同时，干法蚀刻包括肖特基层14a的ni可以导致钝化层38中不可接受的过蚀刻。在这种情况下，可能需要在钝化层38和肖特基栅极金属层14a的突出部分15之间沉积牺牲电介质层(未示出)，这里例如为二氧化硅(sio2)。

蚀刻包括ni的肖特基栅极金属层14a的替代方法是采用用于顶部金属(这里例如为tan、ta、mo或其组合)(如果存在)的干法蚀刻，以及用于ni层的湿法蚀刻(这里例如为hf、h3po4、hno3、基于h2so4的或其组合)。重要的是，选择肖特基金属层14a的ni的湿法蚀刻剂，以使其对顶部金属层具有高度的选择性(如果所使用的底部肖特基金属层变为14a’，而顶部肖特基层变为14a”，如下图10c-图10g的描述)。另外，应当最小化对在掩盖的肖特基栅极金属层14a特征下方的镍的意外的去除(在本文中也称为底切)，以使得由该工艺产生的栅极尺寸是可重复的，并且栅极功能按照预期。结果，随着由肖特基金属层14a掩盖的特征尺寸的总宽度的减小，肖特基栅极金属层14a中的镍层的厚度也将减小，以最小化底切。对于肖特基栅极金属14a所定义的小于一微米(≤1μm)的特征尺寸，肖特基接触栅极金属层14a的所沉积的ni的厚度这里例如可能为≤100nm。

结合图10a-图10g，更详细地示出了栅电极结构141-144的形成。因此，在如上文结合图2e和图2f所述的形成如图10a所示的电介质层44(这里也为sinx)和如图10b所示的层44中的开口或窗口46之后，如图10c所示，第一栅极金属或肖特基接触金属层14’a(这里例如为ni或tin)沉积在电介质层44之上并且通过窗口46沉积至algan层36的暴露部分中。接下来，第二栅极金属层14”a沉积在第一栅极金属或肖特基接触层之上，第二栅极金属层14”a在这里例如为tan、ta、mo或w，如图10c所示。

接下来，如图10d所示，在第二栅极接触金属14”a的表面的部分之上形成与窗口46对准的光刻胶或硬掩模45。如图10e所示，使用干法蚀刻去除第二栅极接触金属14”a的由掩模暴露的部分。接下来，如图10f所示，使用相同的掩模45，使用干法或湿法蚀刻来去除第一栅极金属或肖特基接触金属14’a的暴露部分。如图10g所示，然后去除掩模45。

在肖特基栅极金属层14a形成之后，处理继续进行上述电极接触部的形成，上述电极接触部在这里是铜镶嵌电极接触部541-5411，如图2k所示；其中示例性的一个在这里是在图3a中详细示出的电极542。注意的是，每个铜镶嵌电极接触部541-5411的形成是通过如图2i中所示的两个电介质层(这里是sinx层48和sio2层50)的沉积来发生的。第一层48(这里是sinx)起扩散阻挡部(当铜被设置在其下方时)和蚀刻停止部的作用。第二层(这里是sio2层50)被选择性地蚀刻到第一层48(这里是sinx)，然后被蚀刻以显露栅极金属层14a，从而形成沟槽，随后在该沟槽中沉积无金的材料，这里是铜。

通常，铜镶嵌电极接触部541-5411通过首先溅射薄金属籽晶层(通常为ta/cu、ta/tan或tan/cu且≤100nm)以促进铜镀覆到形成在第二电介质层中的沟槽中来形成。注意的是，籽晶层还用作铜扩散阻挡部以及对电介质的粘合层。然后，通过化学机械抛光(cmp)去除沟槽的多余的铜过度填充，所述化学机械抛光通过仅留下设置在沟槽中的金属来限定金属互连。当添加其他铜镶嵌层时，将如下所述重复该过程。因此，镶嵌电极接触部541-5411具有共面的上表面。

开始在前一段中描述的镶嵌工艺，并且现在参考图2h，在图2g所示结构的表面之上沉积电介质层48，这里例如是sinx。现在参考图2i，第二电介质层50(这里例如是sio2)被沉积在层48之上，并且使用常规硅(si)铸造厂兼容光刻和蚀刻技术来图案化，以通过层50和层48的选定部分形成窗口52，并且因此暴露电接触部结构421至427和指状栅电极结构141-144的顶表面，如图2j所示，以同时形成源电极、漏电极和栅电极541-5414，从而完成栅电极结构141-141、漏电极结构181-182和源电极结构221-223，如上文结合图1a所述。

现在参考图2k，在如上所述的镶嵌工艺中已经通过cmp去除了多余的金属(这里是cu)之后，电极接触部541-5111形成在电接触结构421至427和指状栅电极结构141-144的暴露的顶表面上，如图所示。电极接触部541-5411中的每一个在结构上都是相同的；电极接触部541-5411中的示例性的一个，这里是分别用于源电极结构或漏电极结构181-182、221-223中的示例性的一个(这里是在图3b中所示的源电极结构221)和栅电极接触部中的示例性的一个(这里是在图3a中所示的栅电极结构141)的电极接触部542。因此，如在图3a和图3b中更清楚地示出的，在该示例中，每一个电极接触部541-5411包括具有内衬有粘合和铜扩散阻挡层54a(这里例如是钽或氮化钽或其组合)的底部和侧面的铜的上层54b。

因此，漏电极结构181-182中的每一个和源电极结构221-223中的每一个是与iii族-n半导体层26接触的多层电接触结构，并且包括：与iii族-n半导体层26欧姆接触的无金的接触层42oc；电连接到无金的接触层42oc的无金的导电蚀刻停止层42es；以及无金的镶嵌电极接触部542、544、546、548和5410中的一个。此外，栅电极结构141-144中的每一个包括无金的栅极电接触部和无金的镶嵌电极接触部543、545和547中的一个。此外，镶嵌电极接触部542-5410中的每一个在结构上是相同的，并且全部八个镶嵌电极接触部542-5410同时形成。

现在参考图2l，在cmp之后，电介质层56(这里是氮化硅(sinx))沉积在表面之上，并且然后层56覆盖有第二电介质层58，这里是氧化物(这里例如是二氧化硅)层58。

现在参考图2m，使用常规硅铸造厂兼容光刻和蚀刻处理技术来图案化层56和层58，以具有在源电极结构221-223(图1b)和焊盘261和262(图1b)之上穿过其形成的开口或窗口601-605，并且因此暴露电极接触部541、542、546、5410和5411的顶部，如图所示。

现在参考图2n，使用常规硅铸造厂兼容处理技术分别在窗口601-605中形成上部电互连621-625，从而分别电连接到电极接触部541-5411、541、542、546、5410和5411，并且因此电连接到源电极结构221-223(图1b)和焊盘261和262(图1b)。上部电互连621-625中的每一个与电极接触部541、542、546、5410和5411中的每一个是相同的构造，并且包括具有内衬有粘合和铜扩散阻挡层62a(这里例如钽(ta)或氮化钽(tan)或其组合)的底部和侧面的铜的上层62b。

现在参考图2o，在图2m所示的结构之上形成电介质层64，这里是sinx，接着是二氧化硅的电介质层66。

参照图2p，通过层64、66的选定部分来形成窗口68，以暴露上部电互连621-625的顶部。

现在参考图2q，导电互连结构24(图1a、图1b)形成为与上部电互连621-625相似，包括具有内衬有粘合和铜扩散阻挡层24a(这里例如钽或氮化钽或其组合)的底部和侧面的铜的上层24b。

参考图2r，在图2q所示的结构的表面之上形成电介质层70，这里是sinx。应当注意，如果需要，可以以与上述cu互连层相同的方式添加额外的基于cu的互连层。在添加最终互连层之后，可以添加测试焊盘层或输入/输出焊盘(未示出)，用于分别促进最终测试或连接到其他电路(未示出)。至此，完成正面处理。

在完成正面处理之后，并且现参考图2s，开始背面处理。更具体地，晶圆面朝下安装到未示出的临时载体上，然后将晶圆减薄，这里例如减薄至50或100微米。掩盖这种结构的暴露的底表面，以暴露电极接触部541和5411下方的衬底32的底部的部分。接下来，通过使用基于氟的干法蚀刻(这里例如是六氟化硫(sf6))从sic或si衬底32的底部进行蚀刻，在暴露部分中形成过孔72。

现在参考图2t，使衬底32的底表面暴露于基于氯的干法蚀刻(这里例如是三氯化硼(bcl3)和氯气(cl2)的组合)，以通过蚀刻穿过iii族-n层34的暴露部分、然后穿过ti或ta层42a的暴露的内部部分、然后穿过基于铝的层42b的内部部分、然后穿过电极接触部541和5411的欧姆接触结构42oc的金属氮化物层42c的暴露的内部部分来继续过孔72(如箭头74所示)的深度；然后蚀刻停止在电极接触部541和5411下方的电接触结构42上的蚀刻停止层42es处，如图所示。

接下来，参考图2u，图2t的结构的底部具有设置在衬底32的底部上并且进入过孔72的导电层28(图1a)。这里，例如，层28b是具有粘合和铜扩散阻挡层28a的铜，这里例如钽或氮化钽或其组合(如图2u’所示)，以形成导电过孔301和302(图1a)以及接地平面导体303。导电过孔301和302将接地平面导体303电互连到正面金属化层，并且最终通过蚀刻停止层42es到电极接触部541和5411(图1a和1b)的底部来电互连到互连源电极结构221-223。应当理解，导电过孔301和302以及接地平面303可以具有由交替金属组成的层28，例如金(au)层28b和钛(ti)或钛/铂(ti/pt)层28a。在这种情况下，将在金不会造成任何污染问题的区域中进行背面处理。

因此，在这里，在上文结合图2a至图2u所述的实施例中，在正面处理和背面晶圆减薄之后，使用化学干法蚀刻利用终止在导电蚀刻停止层42es上的两步蚀刻工艺来形成背面过孔72。在过孔蚀刻工艺的第一步中，使用例如六氟化硫(sf6)的基于氟的干法蚀刻在sic或si衬底层32的底部的暴露部分中形成过孔。该基于氟的蚀刻选择性地停止在诸如氮化镓(gan)和氮化铝(aln)的iii族-n层34上。在第二步中，使过孔72中的暴露的iii族-n层的底表面暴露于基于氯的干法蚀刻(例如三氯化硼(bcl3)和氯气(cl2)的组合)。该基于氯的背面过孔72的干法蚀刻继续通过iii族-n层34和36(在图2所示的示例中，在蚀刻穿过衬底层32之后，“离开”台面蚀刻仅需要蚀刻穿过iii族-n层34)以及金属与半导体的电接触结构进行过孔蚀刻，并且终止于导电蚀刻停止层42es，这里例如镍或钼或铂。

现在参考图5a至图5c，这里描述了mmic结构10'的部分的实施例，这里例如具有如图5a更详细地示出的多栅极hemtfet，其具有：分别设置在电接触结构422、424和426上的电极接触部542、546和5410，如图所示，以提供与iii族-n半导体层36欧姆接触并且与无金的导电过孔301-303(图5c)互连的无金的源电极结构221-223，所述无金的导电过孔301-303穿过衬底32、iii族-n层34和iii族-n半导体层36到形成在结构10’的底部上的导电层28；分别设置在电接触结构423和425上的电极接触部544和548，如图所示，以提供与iii族-n半导体层36欧姆接触并且互连到无金的漏极焊盘20(图1b)的无金的漏电极结构181、182；以及电极接触部543、545、547和549，所述电极接触部543、545、547和549设置在无金的栅电极结构141-144之上，分别与iii族-n半导体层36肖特基接触并且连接到栅极焊盘16(图1b)。结构10’包括：具有一对电极(电阻器r的相对端)r1和r2的电阻器r，这里例如是氮化钽(tan)；电极之一r1连接到电极接触部5411、电接触部427，并且然后通过导电过孔304(图5c)连接到导电层28，所述导电过孔304穿过衬底32、iii族-n层34到形成在结构10’的底部上的无金的导电层28，并且另一电极r2设置在设置在电接触部428上的电极5412上，所述电接触部428设置在iii族-n层34上；以及电容器c，所述电容器c具有：由电极接触部541和电接触结构421(图5a)形成并且互连到导电过孔305的底部板c1，所述导电过孔305穿过衬底32、iii族-n层34到形成在结构10’的底部上的无金的导电层28；上部板c2，这里是电互连54a，其具有内衬有层54a(这里例如钽或氮化钽或它们的组合)的铜层54b；以及设置在上部板c2与底部板c1之间的电介质75，这里例如是氮化硅。最后，应当注意，在许多电路设计中，电容器c和电阻器r不必连接到导电过孔30。

应当注意，形成电容器c的下部板c1并且用于电阻器r的铜的厚度比用于源电极结构221、222和223以及漏电极结构181和182的厚度要厚，这有两个原因：第一，在镶嵌处理期间形成的沟槽必须更深(除非离子注入隔离代替上述未示出的台面用于实现平面结构)以实现通往台面11“上”电接触结构42的“离开”台面11(图1b和图2a)垂直互连。第二，由于cmp工艺，在金属层沉积期间形成的所有接触部在层的上表面上终止在相同的水平。

还注意的是，上述电接触结构421-428以与以上结合图2a-图2t所述相同的方式来形成。因此，源电极结构221、222和223以及漏电极结构181和182与iii族-n半导体层36欧姆接触，并且栅电极结构141、142和143与iii族-n半导体层36肖特基接触。

接下来，如图2s和图2t所示，进行背面处理。更具体地，晶圆面朝下安装到未示出的临时载体上，然后将晶圆减薄，这里例如减薄至50或100微米。用掩模78掩盖这种结构的暴露的底表面，并且使用常规硅兼容处理技术进行处理，以暴露设置在电接触结构421、422、424、426和427的中心或内部表面部分下方的衬底32的底部的部分，如图所示，接下来首先是基于氟的干法蚀刻(这里例如是sf6)，如以上结合图2s所述，以通过衬底32的暴露部分来蚀刻过孔72，并且然后是基于氯的干法蚀刻(这里例如三氯化硼(bcl3)和氯气(cl2)的组合)，以通过蚀刻穿过iii族-n层34和36的暴露部分、然后穿过中心或内部部分79ip来继续过孔72的深度，如电接触结构中的示例性的一个所示，这里为电接触结构421、422、424、426和427的底表面的电接触结构422(图5b’)，并且停止在结构的蚀刻停止层42es(这里例如为镍、钼或铂)处，如以上结合图2t所述。注意的是，电接触结构422、424、426的底表面的外部部分79op保持未被蚀刻，并且因此保持与iii族-n层36欧姆接触。

接下来，参考图5c，去除掩模78，并且如结合图2u所述执行背面处理。因此，图5b的结构的底部具有形成在底部之上以及延伸的过孔72的侧面和底表面之上的导电层28，如以上结合图2u’所述，以在暴露的导电蚀刻停止层42es之上形成导电过孔301-305，以电互连源电极结构221-223、电容器c的底部板c1和电阻器的电极r1，如图所示。

注意的是，这里电接触结构42’可以是单个欧姆接触层42’oc，这里是硅化物层，这里例如硅化镍(nisi)或硅化钴(cosi2)，如图5a’所示。此外，也可以掺杂硅化物层欧姆接触结构42’oc，以进一步改善接触电阻。在nisi的情况下，例如可以掺杂磷(p)、砷(as)、锑(sb)或其组合。为了形成欧姆接触结构42’oc，沉积si和ni或co，然后回蚀刻，并且然后合金化。在nisi的情况下，这里合金温度例如约为450℃。在cosi2的情况下，使用两步退火，这里例如是～550℃，接下来是～700℃。为了促进与iii族-n层36的更好的欧姆接触，硅化物层欧姆接触结构42’oc可以凹陷到iii族-n半导体层36中，使得硅化物层欧姆接触结构42’oc的底表面距离iii族-n层36的底表面2-20nm。注意的是，蚀刻停止层42es设置在欧姆接触结构42’oc上，如图所示。这里电接触结构包括具有处于欧姆接触结构42’oc上的蚀刻停止层42es的欧姆接触结构42’oc。

现在参考图6a-6d，描述了另一实施例。这里，再次如图6a所示，示出了具有衬底32(这里例如是si或sic)的结构10”；在衬底32(这里是iii族-n层32)的上部部分上的台面形状(通过如上所述的蚀刻或注入隔离来定义)的iii族-n半导体层34例如是：在衬底32的上表面之上具有约1-5微米厚度的氮化镓(gan)层，如图所示；以及iii族-n半导体层36，这里是例如在iii族-n层34的上表面上具有约5-30nm的厚度的alxga1-xn。如下所述，将对结构10”进行处理，以形成多栅极hemt。然而，这里使用常规硅铸造厂兼容减法图案化(光刻和蚀刻)技术并且这里例如是三氯化硼(bcl3)和氯气(cl2)干法蚀刻的组合将孔80蚀刻到iii族-n层34和36的部分中，在该部分中形成将结合图6b和图6c描述的导电过孔90，以电互连源电极结构221-223(图1b)。

参考图6b，孔80填充有可以在包含氟的气体中进行干法蚀刻的半导体或电介质或金属材料82，这里例如为sinx、sio2、钼或多晶硅或其组合。如以上结合图2b-图2k所述对该结构进行处理，以形成电接触结构42”1-42”5；注意的是，电接触结构42”1-42”5不包括单独的蚀刻停止层，诸如如以上结合图2a-图2u所述的蚀刻停止层42es；相反，在该实施例中，电接触结构42”1-42”5的欧姆接触结构42”oc的铝或si掺杂的铝al1-xsix层42b(其中si掺杂x通常≤0.05)用作蚀刻停止层，如将结合图6b所述。电极接触部541、543、545、547和549分别设置在欧姆接触结构42oc1-42oc5的顶部上，如图所示。电接触结构42”1、42”3和42”5用于源电极结构221-223，并且电接触结构42”2和42”4是漏电极结构181、182(图1b)。注意的是，电接触结构42”1、42”3和42”5的底表面的表面积大于半导体或电介质或金属材料82的表面积，其中电接触结构42”1、42”3和42”5的外部表面部分与iii族-n半导体层36欧姆接触，如图所示。栅电极结构141-144与iii族-n半导体层36肖特基接触，并且在其上具有电极接触部542、544、546和548，如图所示。

以上已经结合图3b描述了电接触结构42”1-42”5和电极接触部的欧姆接触结构层42a、42b和42c，其中欧姆接触结构42oc1-42oc5具有：ti或ta的底部层42a(其可以凹陷到iii族-n半导体层36的上表面部分中)；基于铝的层的中间层42b，这里是铝或si掺杂的铝al1-xsix层；以及钽或金属氮化物层的上层42c，这里例如是在铝或si掺杂的铝al1-xsix层上的钽(ta)、氮化钽(tan)或氮化钛(tin)；以及电极接触部541-549，所述电极接触部541-549具有导电的金属互连接触部，这里例如是具有内衬有扩散阻挡层(这里例如是钽或氮化钽或其组合)的侧面和底部的铜。因此，如下文将更详细讨论的，关于背面处理，注意的是，在该实施例中，不存在单独的蚀刻停止层42es(以上结合图2a-图2u所述)；相反，由于在该实施例中氟化学蚀刻剂用于形成过孔90(图6c)，所以蚀刻停止层由电接触结构42”的层42b提供，层42b在这里例如是铝(或si掺杂的铝al1-xsix)。

接下来，如图2u所示进行背面处理。更具体地，将晶圆面朝下安装到未示出的临时载体上，将晶圆减薄，这里例如减薄至50或100微米。通过掩模96(图6c)掩盖这种结构的暴露的底表面，以暴露衬底32的底部的处于源电极结构221-223下方的部分。应当注意，半导体或电介质或金属材料82的外部外围部分被掩模96覆盖；并且因此在电接触结构42的内部部分81ip(图6c’)下方，同时电接触结构42的其他部分81op保持与层36欧姆接触。接下来，使用基于氟的干法蚀刻(这里例如是sf6)来蚀刻过孔90，以将过孔90蚀刻穿过衬底层32，并且穿过材料82的内部部分(这里在图6c’中例如是sinx、sio2、钼或多晶硅)、ti或ta的底部层42a的内部部分81ip(其可以凹陷到iii族-n半导体层36的上表面部分中)，并且然后停止在基于铝的层42b的内部部分，基于铝的层42b的基于氟的蚀刻副产物是非挥发性的。因此，这里不存在额外的(单独的)蚀刻停止层42es；相反，层42b用作蚀刻停止层。

接下来，参考图6d，图6c的结构的底部具有导电层28，这里例如是基于铜的导电层形成在底部之上以及延伸的过孔90的侧面和底表面之上，以形成导电过孔96和接地平面导体95，如上文结合图2u所述，使所述结构电互连电接触结构42”的内部或中心部分，如图所示，并且因此互连源电极结构221-223。在该实施例中，如上文结合图6a所述，在背面处理和过孔90形成之前，从晶圆的正面蚀刻iii族-n材料。然后，用材料层82(这里例如是sinx、sio2、钼或多晶硅)填充孔80(图6a)，所述材料层28可以用基于氟的干法蚀刻化学试剂来蚀刻。假设现在需要被蚀刻以形成过孔90的所有层都是衬底32(硅、碳化硅(sic)、二氧化硅(sio2)、氮化硅(sinx)或其组合)和孔半导体或电介质或金属材料82(这里例如是sinx、sio2、钼或多晶硅)，这些层现在都可以使用基于氟的蚀刻剂来蚀刻。结果，然后基于氟的蚀刻用于整个过孔蚀刻工艺。

现在参考图6d’，描述了另一实施例。在该实施例中，过孔96被蚀刻为比图6d中的更宽；然而，这里蚀刻同样停止在基于铝的层42b的内部部分。因此，同样不存在额外的(单独的)蚀刻停止层42es；相反，层42b用作蚀刻停止层。在这种情况下(图6d’)，在过孔90中不存在剩余的电介质层82(如图6c’所示)。

现在参考图7a-7g，示出了另一实施例。这里，除了仅形成窗口402-406之外，如上文结合图2c所示地对如图2b中所示的结构10”’进行处理，如图所示。在形成窗口402-406之后，使用常规硅(si)铸造厂兼容(减法)光刻和蚀刻处理技术在层36的被窗口402、404、406暴露的内部表面部分上形成蚀刻停止层42es’，这里例如是二氧化硅或sinx；注意的是，在图7b中，层36的暴露表面的外部表面部分没有蚀刻停止层42es’。替代地，但未示出，蚀刻停止层42es’可以形成在层36的被所有窗口40暴露的内部表面部分上。

现在参考图7c，现在在蚀刻停止层42es’之上形成层42a、42b和42c；注意的是，层42a、42b和42c的外部外围部分与层36直接接触。因此，在以上结合图4a、图4a’和图4b、图4b’描述的退火工艺之后，在层42a、42b和42c的外部外围部分与iii族-n层36之间形成欧姆接触。应当注意，这里电接触结构42”’1、42”’3和42”’5包括蚀刻停止层，这里蚀刻停止层42es’在层42a、42b和42c的内部部分下方；而不是在层42a、42b和42c的顶部上。因此，尽管如上结合图3b所述，其中电接触结构42”’包括处于层42c的顶部上(在电接触结构42的顶部上)的蚀刻停止层42es；这里，如图3b’所示，在图7a-图7f中使用的电接触结构42’的蚀刻停止层42es’在电接触结构42”’的层42a的内部或中心部分下方。

在图7c中还注意的是，电极接触部541-549同时形成源电极结构221-223、漏电极结构181、182和栅电极结构141-144的上层，如图所示。

现在参考图7d，在完成正面处理之后，并且现在参考图2s，开始背面处理。更具体地，将晶圆面朝下安装到未示出的临时载体上，然后将晶圆减薄，这里例如减薄至50或100微米。结构的底表面被其中设置在蚀刻停止层42es’下方的窗口掩盖。如图所示，蚀刻剂(这里例如为氟)用于穿过衬底32来蚀刻过孔102。

现在参考图7e，使用诸如bcl3和cl2的基于氯的蚀刻剂将过孔102延伸到过孔102’；如图所示，这种蚀刻停止在蚀刻停止层42es’处，如图所示。接下来，当sio2或sinx用作蚀刻停止层42es’时，使用基于氟的干法蚀刻化学试剂从过孔102’的底部去除蚀刻停止层42es’。基于氟的湿法蚀刻适合于去除sio2和al2o3的蚀刻停止层42es’，以及一些sinx的蚀刻停止层42es’，如图7f所示。

现在参考图7g，在如以上结合图2u所述的结构的底部之上形成导电层28，以电互连源电极结构221-223。

现在参考图8a-图8f，示出了用于形成到源电极结构之一的欧姆接触和源电极结构到背面金属化导电层28的连接的另一实施例。因此，在algan层36的上表面上形成电介质层38之后，如图8a所示，这里使用常规光刻和干法蚀刻工艺(这里例如是基于氯的蚀刻剂bcl3和cl2)穿过电介质层38、algan层36的在下面的部分和gan层34到衬底32的表面，来形成窗口200，如图8b所示。

接下来，参考图8c，如以上结合图2d所述，使用常规光刻-蚀刻工艺如图所示地顺序地沉积和图案化具有欧姆接触结构42oc的层42a、42b和42c的电接触结构42’，欧姆接触结构42oc具有：钛(ti)或钽(ta)的底部层42a；在层42a上的层42b，例如铝或si掺杂的铝al1-xsix(其中si掺杂x通常≤0.05)；以及层42c，例如是钽(ta)或金属氮化物，这里例如是氮化钛(tin)。接下来，使用上述退火工艺在欧姆接触结构42oc与algan层36的侧壁之间形成欧姆接触区110(图8c)。接下来，如图8d所示，形成电介质层44和48，如以上结合图2f至图2h所述。

接下来，通过如以上结合图2i所述的沉积电介质层50开始镶嵌工艺，如图8e所示，随后形成电互连，在该示例中所述电互连包括具有内衬有粘合和铜扩散阻挡层54a(这里例如是钽或氮化钽或其组合)的底部和侧面的铜的上层54b，如以上结合图2i-图2l所述，从而产生了上述镶嵌电极接触部541-5411中的示例性的一个，这里用没有下标的54指示，如图8f所示。

处理如以上结合图2m-图2r所述继续进行，在此之后，如以上结合图6a-图6d所述开始进行背面处理。更具体地，将晶圆面朝下安装到未示出的临时载体上，将晶圆减薄，这里例如减薄至50或100微米。掩盖这种结构的暴露的底表面以暴露衬底32的底部的处于源电极结构下方的部分。接下来，使用基于氟的干法蚀刻(这里例如为sf6)蚀刻过孔90，以将过孔90蚀刻穿过衬底层32并且穿过ti或ta的底部层42a，并且然后停止在基于铝的层42b，该基于铝的层42b的基于氟的蚀刻副产物是非挥发性的。因此，不存在额外的(单独的)蚀刻停止层42es；相反，层42b用作蚀刻停止层，如图8g所示。

接下来，参考图8h，如以上结合图2s-图2u所述，图8g的结构的底部具有与电接触结构42’的层42b电连接的导电层28。

现在参考图9a-图9e，示出了另一实施例。这里，如图9a所示，在algan层36的上表面上形成电介质层38之后，这里使用常规光刻和干法蚀刻工艺(这里例如是基于氯的蚀刻剂bcl3和cl2)穿过电介质层38、algan层36的在下面的部分和gan层34到衬底32的表面，来形成窗口200，如图9b所示。

接下来，用基于氟的干法蚀刻剂来蚀刻窗口202，所述基于氟的干法蚀刻剂横向蚀刻电介质层38(如图9c所示)，以在窗口200的边缘周围(如图9b所示)暴露iii族-n半导体层36的表面部分。

接下来，如图9d和图9e所示，在如以上结合图8e和图8f所述的继续进行工艺之后，如结合图8c和图8d所述来形成层42a、42b、44和48。

应当理解，在不脱离本公开的精神和范围的情况下，可以进行各种修改。例如，金属与半导体的欧姆接触结构42oc’可以包括al与ta、ti、tin、pt、ni、si、alsi、w或mo的两层或更多层的堆叠体，诸如ta/al、ti/al、ta/al/ta、ta/al1-xsix/ta、ta/al/tin、ta/al/ni、ti/al/ni、ta/al、ti/al、ti/al/w、ti/al/mo、ti/al/pt。此外，可以在形成电极接触部54之前从无金的制造区域去除图2j所示的结构，在这种情况下，电极接触部54可以是金。

现在参考图11a-图11e，描述了用于选择性沉积基于ni的栅极结构的工艺。因此，在如图2f所示形成开口或窗口46之后，这里使用ald通过开口46选择性地沉积氧化镍(nio)栅极金属层128；注意的是，nio层128将不会粘附到sinx层44，而是会粘附到终止于原生氧化物中的algan层36，所述原生氧化物在nioald沉积工艺期间可能形成-oh基团，从而促进ald沉积。即，由于sinx层上没有显著浓度的将与nio键合的-oh基团(就像在诸如sio2或al2o3的氧化物层上那样)，因而抑制了sinx上的nio金属沉积，然而是半导体的algan将具有在ald期间nio将沉积在其上的一些原生氧化物。沉积对-oh基团的依赖性是在沉积的氧化物(例如sio2或al2o3)、原生氧化物或氧离子体处理的表面(例如氧化的algan表面或sinx表面)上的选择性栅极金属沉积的基础。

接下来，参考图11b，在还原剂(这里例如是包括这里例如是氢气的气体)中对nio层128进行退火，以通过以下反应将nio转化、还原成ni层128’：nio+h2＝ni+h2o，从而形成如图11b所示的栅电极结构14’1-14’4。

接下来，参考图11c，在结构之上沉积电介质层130(这里例如是sinx)，随后沉积然后使用化学机械抛光(cmp)来平坦化的这里例如是二氧化硅的层50，如图11c所示。

使用常规光刻-蚀刻工艺，这里例如是使用基于氟的干法蚀刻，通过氧化硅层50在源极欧姆接触部(s)、漏极欧姆接触部(d)和镍栅极金属128’之上形成开口52，注意的是，蚀刻停止在sinx层130。接下来，使用基于氟的干法蚀刻使开口108继续穿过sinx层130，以因此暴露形成栅电极结构14’1-14’4的源极欧姆接触部(s)、漏极欧姆接触部(d)和ni栅极金属128’，如图11d所示。

接下来，参考图11e，如图所示，在暴露的源极欧姆接触部(s)、漏极欧姆接触部(d)和ni栅极金属128’上形成铜镶嵌接触部541-5411。更特别地，这里通过首先溅射薄金属籽晶层(通常为ta/cu、ta/tan/cu或tan/cu且≤100nm)以促进铜镀覆到栅电极结构14’1-14’4的暴露的源极欧姆接触部(s)、漏极欧姆接触部(d)和ni栅极金属128’中，来形成铜镶嵌电极接触部541-5411。注意的是，籽晶层还用作铜扩散阻挡部以及对电介质的粘合层。然后，通过化学机械抛光(cmp)去除开口52(图11d)的多余的铜过度填充，所述化学机械抛光通过仅留下设置在沟槽中的金属以完成fet来限定金属互连。然后如图2l-2u中所述对fet的其余部分进行处理。

现在参考图12a-图12c，示出了另一实施例。这里，在如图11b所示形成栅极金属128’之后，例如在栅极金属128’上形成顶部或盖层128a(例如tin/w、w、ta、tan、ta/tan或mo)，以提供例如伽马栅极结构141”-144”，如图12a所示。

接下来，参考图12b，在结构之上沉积电介质层130(这里例如是sinx)，随后沉积层50，这里例如是二氧化硅，然后使用化学机械抛光(cmp)来使层50平坦化。

现在参考图12c，使用常规光刻-蚀刻工艺，这里例如是使用基于氟的干法蚀刻，通过氧化硅层50在源极欧姆接触部(s)、漏极欧姆接触部(d)和ni栅极金属128’之上形成开口52，注意的是，蚀刻停止在sinx层130。接下来，使用基于氟的干法蚀刻使开口52继续穿过sinx层130，以因此暴露形成栅电极结构14”1-14”4的源极欧姆接触部(s)、漏极欧姆接触部(d)和ni栅极金属128’，如图12c中所示。如以上结合图11f(或图2k)所示对其余部分进行处理，并且然后如图2l-2u所示进行处理，以完成fet。

现在参考图13a，这里在形成图2e所示的结构之后，这里例如使用具有≥1个沉积循环的ald在层44之上沉积al2o3的层140，如图所示。

接下来，参考图13b，如图所示，使用常规光刻来图案化层140，随后进行湿法和/或干法蚀刻工艺，例如基于氢氟酸的湿法蚀刻或基于氯的干法蚀刻，或两者的组合。

接下来，参考图13c，如以上结合图12g所述，通过在图案化的al2o3层140上选择性地形成aldnio材料层128来继续工艺；如上所述，nio层128将不会粘附到sinx层44，而会粘附到图案化的al2o3层140。接下来，如以上结合图11b所述继续工艺，其中，在还原剂中对nio进行退火，所述还原剂这里例如是包括这里例如是氢气的气体，以将nio转化、还原为ni。如前所讨论的，因为没有显著浓度的-oh基团(就像在诸如sio2或al2o3的氧化物层上那样)，因而抑制了在sinx上的nio金属沉积，然而al2o3是在ald沉积期间nio将容易键合的氧化物。

接下来，如以上结合图11c-图11e(或图2h-图2k)所述继续工艺，并且然后继续如图2l-2u所示继续工艺。

现在参考图14a-图14k，将描述用于金属-绝缘体-半导体fet(misfet)的栅极。因此，如图14b所示，这里在algan层36(图14a)之上形成例如al2o3的绝缘体层150。然后，以类似于图2b-图2f的方式进行制造，其额外的要求是，除了sinx层38的部分外，需要去除al2o3层150，以形成如图14d所示的窗口40’1-40’7。在实践中，sinx的基于氟的接触部形成干法蚀刻将对al2o3层150是选择性的。去除al2o3需要稀释的hf湿法蚀刻或基于氯的干法蚀刻。

如以上结合图2d所述，形成源极(s)和漏极(d)电接触结构421至427；如图14e所示。在如以上结合图2d所述的形成电接触结构421至427之后，如以上结合图2e-图2f所述继续工艺，其中如图14f所示形成电介质层44，这里也是sinx层。

接下来，如以上结合图2f所述，通过层44和钝化层38(这里例如是如图14g所示的氮化硅sinx38)来形成开口46。注意的是，用于形成开口46的蚀刻使用定时蚀刻工艺停止在al2o3层150。

接下来，如以上结合图11a所述，如图14h所示，这里使用ald通过开口选择性地沉积氧化镍(nio)栅极金属层128。接下来，参考图14i，如以上结合图11b所述，在还原剂中对nio层128进行退火，所示还原剂在这里例如是包括这里例如是氢气的气体，以将nio转化、还原为ni层128’，如图14i所示。接下来，如图14j所示，如以上结合图11c-图11e所述继续工艺，或者替代地如图12a-图12c继续工艺，随后是如图2l-图2u所示继续工艺，以完成fet，如图14j-图14k所示。

现在应当理解，根据本公开的用于形成用于场效应晶体管的栅极结构的方法包括：提供半导体；在半导体之上形成电介质层，所述电介质层在其中具有处于半导体的选定部分之上的开口；使用沉积工艺，以选择性地将栅极金属沉积在电介质层之上并且沉积到开口中，沉积的栅极金属通过栅极金属沉积工艺不粘附到电介质层。该方法可以单独地或组合地包括以下特征中的一个或多个，以包括：对初始栅极金属进行化学还原；其中，沉积的栅极金属通过栅极金属沉积工艺不粘附到电介质层，而粘附到半导体；或者在半导体之上形成绝缘层，开口暴露绝缘层，并且其中，沉积的栅极金属通过栅极金属沉积工艺不粘附到电介质层，而粘附到绝缘层。

现在还应当理解，根据本公开的用于形成用于场效应晶体管的栅极结构的方法包括：提供半导体；在半导体的表面之上形成非氧化物电介质层，所述非氧化物电介质层在其中具有设置在半导体表面的选定部分之上的开口；使非氧化物电介质层和半导体表面的暴露的选定部分经受栅极金属沉积工艺，其中，沉积的栅极金属不粘附到非氧化物电介质层，而粘附到形成在半导体表面的暴露的选定部分上的氧化物。该方法还可以包括在半导体的表面之上形成氧化物绝缘层的特征，开口暴露氧化物绝缘层，并且其中，沉积的栅极金属通过栅极金属沉积工艺不粘附到非氧化物电介质层，而粘附到氧化物绝缘层。

现在还应当理解，根据本公开的用于形成用于场效应晶体管的栅极结构的方法包括：提供半导体；在半导体之上形成电介质层，所述电介质层在其中具有处于半导体的选定部分之上的开口；以及将栅极金属氧化物选择性地沉积到开口中。该方法可以单独地或组合地包括以下特征中的一个或多个，以包括：对初始栅极金属进行化学还原；其中，初始栅极金属形成包括原子层沉积；其中，初始栅极金属是金属氧化物；或其中，化学还原包括在还原剂中对权利要求10沉积的初始栅极金属进行退火。

现在还应当理解，根据本公开的用于在iii-v族半导体的选定部分之上形成栅极结构的方法包括：在半导体之上形成电介质层，所述电介质层在其中具有处于半导体的选定部分之上的开口；在通过开口暴露的表面上形成氧化镍；以及在还原剂中对氧化镍进行退火，以将氧化镍转化成镍。该方法还可以包括特征，其中，初始栅极金属形成包括原子层沉积。

现在还应当理解，根据本公开的用于形成用于场效应晶体管的栅极结构的方法包括：提供半导体；在半导体之上形成电介质层，所述电介质层在其中具有处于半导体的选定部分之上的开口；通过原子层沉积将栅极金属选择性地沉积到开口中；以及对沉积的栅极金属进行化学还原。

已经描述了本公开的多个实施例。然而，将理解的是，可以在不脱离本公开的精神和范围的情况下进行各种修改。例如，在任何前述实施例中，nio金属128不需要还原为ni金属128’或仅部分还原。因此，其他实施例在所附权利要求的范围内。