包含垂直晶体管的装置及相关方法与流程

文档序号:25543042发布日期:2021-06-18 20:39阅读:104来源:国知局
包含垂直晶体管的装置及相关方法与流程

优先权主张

本申请案主张2018年10月9日以“包含垂直晶体管的半导体装置及相关方法(semiconductordevicesincludingverticaltransistors,andrelatedmethods)”申请的序列号为62/743,139的美国临时专利申请案的申请日权益。

本发明的实施例涉及半导体装置设计及制造的领域。更明确来说,本文中所揭示的实施例涉及包含具有在半导电支柱与栅极电极之间延伸的大体上无材料的体积的垂直晶体管的半导体装置结构,及相关半导体装置、电子系统及方法。



背景技术:

存储器装置通常提供为计算机或其它电子装置中的内部集成电路。存在许多类型的存储器,包含(但不限于):随机存取存储器(ram)、只读存储器(rom)、动态随机存取存储器(dram)、同步动态随机存取存储器(sdram)、闪存及电阻可变存储器。电阻可变存储器的非限制性实例包含电阻性随机存取存储器(reram)、导电桥随机存取存储器(导电桥ram)、磁性随机存取存储器(mram)、相变材料(pcm)存储器、相变随机存取存储器(pcram)、自旋力矩转移随机存取存储器(sttram)、基于氧空位的存储器及可编程导体存储器。

存储器装置的典型存储器单元包含至少一个存取装置(例如晶体管)及至少一个存储器存储结构(例如电容器)。半导体装置的现代应用可采用布置于展现存储器单元的行及列的存储器中的海量存储器单元。例如,存储元件可包含电容器(例如,有时被称为“单元电容器”或“存储电容器”),所述电容器经配置以存储通过所述电容器中的存储电荷定义的逻辑状态(例如,“0”或“1”的二进制值)。晶体管在所属领域中可被称为“存取晶体管”。晶体管常规地包含介于一对源极/漏极区域之间的沟道区域且进一步包含经配置以通过所述沟道区域使所述源极/漏极区域彼此电连接的栅极。所述沟道区域常规地包含半导体材料(例如硅)。

为对电容器充电、放电、读取电容器或对电容器再充电,将晶体管选择性地转变到“接通”状态,其中电流通过晶体管的沟道区域在源极区域与漏极区域之间流动。可将晶体管选择性地转变到“关断”状态,其中大体上停止电流流动。在所述“关断”状态中,需要电容器保持电荷不变。然而,常规挥发性存储器单元的电容器可能会随时间展现电流的放电及经存储电荷的所得损失。因此,即使在未选择存储器单元时的“关断”状态中,电流仍可从电容器流动。

半导体行业的持续目标是增加存储器装置的存储器密度(例如,每存储器裸片的存储器单元的数目)。虽然包含晶体管的存储器单元的存储器装置的占据面积继续按比例缩小以增加存储器密度,但减小存储器单元的一或多个组件的大小可能会对性能产生负面影响。例如,对于包含由常规半导体材料(例如,硅、多晶硅)形成的沟道区域的常规晶体管,减小所述沟道区域与栅极电极之间的栅极电介质材料的厚度可最初减小所述晶体管的关断电流(ioff),但达到所述栅极电介质材料的最小厚度的限制,在所述限制下,关断电流归因于常规半导体材料的带间穿隧及相对较低带隙而开始非所要地增加。因此,在按比例缩小发生且晶体管结构的大小减小时,将需要不会对性能(例如切换速度)产生负面影响的用于制造密集堆积的存储器单元的改进技术。

揭示内容

在一些实施例中,一种装置包括垂直晶体管。所述垂直晶体管包括包含半导电支柱,所述半导电支柱包括源极区域、漏极区域及在所述源极区域与所述漏极区域之间垂直延伸的沟道区域。所述沟道区域包括具有大于1.65电子伏特的带隙的半导体材料。所述垂直晶体管进一步包括:至少一个栅极电极,其横向邻近所述半导电支柱;栅极电介质材料,其横向介于所述半导电支柱与所述至少一个栅极电极之间;及空隙空间,其垂直邻近所述栅极电介质材料且横向介于所述至少一个栅极电极与所述半导电支柱的所述源极区域及所述漏极区域中的每一者之间。

在额外实施例中,一种电子系统包括输入装置、输出装置、可操作地耦合到所述输入装置及所述输出装置的处理器装置,及可操作地耦合到所述处理器装置的存储器装置。所述存储器装置包括至少一个垂直晶体管,所述至少一个垂直晶体管包括:支柱结构,其包括垂直介于源极区域与漏极区域之间的沟道区域;电介质材料,其横向邻近所述沟道区域;及栅极电极,其横向邻近所述电介质材料且具有大于所述支柱结构的所述沟道区域的高度的高度。空隙空间横向介于所述栅极电极与所述支柱结构的部分之间。所述沟道区域包括具有大于1.65电子伏特的带隙的半导体材料。

在进一步实施例中,一种制造装置的方法包括形成堆叠,所述堆叠包括第一导电材料、在所述第一导电材料上的半导电材料及在所述半导电材料上的第二导电材料。图案化所述第一导电材料以形成半导电支柱的漏极区域,图案化所述半导电材料以形成所述半导电支柱的沟道区域,所述半导电材料包括具有大于1.65电子伏特的带隙的半导电材料,且图案化所述第二导电材料以形成所述半导电支柱的源极区域。所述方法进一步包括:形成栅极电介质材料及栅极电极以横向邻近所述半导电支柱,所述栅极电介质材料介于所述栅极电极与所述半导电支柱之间;及形成空隙空间,所述空隙空间垂直邻近所述栅极电介质材料且横向介于所述栅极电极与所述半导电支柱的所述源极区域及所述漏极区域中的每一者之间。

在又进一步实施例中,一种操作装置的方法包括将小于或等于约1.9v的电压施加到栅极电极以将垂直晶体管从“关断”状态切换到“接通”状态,所述垂直晶体管包括:半导电支柱,其包括在源极区域与漏极区域之间垂直延伸的沟道区域,所述沟道区域包括氧化物半导体材料;所述栅极电极,其横向邻近所述半导电支柱;栅极电介质材料,其横向介于所述半导电支柱与所述栅极电极之间;及空隙空间,其垂直邻近所述栅极电介质材料且横向介于所述栅极电极与所述半导电支柱的所述源极区域及所述漏极区域中的每一者之间。

附图说明

图1a到1e是说明根据本发明的实施例的制造半导体装置结构的方法的各种阶段的简化横截面图;及

图2是说明根据本发明的实施例的电子系统的示意性框图。

具体实施方式

本文所包括的图解并不希望为任何特定系统、半导体结构或半导体装置的实际视图,而仅为用于描述本文中的实施例的理想化表示。图中共有的元件及特征可保持相同数字标识,唯以下情况除外:为便于遵循描述,对于大部分,参考数字以其上引入或最充分描述元件的图式的编号开始。

以下描述提供特定细节(例如材料类型、材料厚度及处理条件)以便提供本文中所描述的实施例的透彻描述。然而,所属领域的一般技术人员将理解,可在不采用这些特定细节的情况下实践本文中所揭示的实施例。实际上,可结合半导体行业中所采用的常规制造技术实践实施例。另外,本文中所提供的描述并未形成半导体装置结构的完整描述或用于制造半导体装置的过程流程的完整描述。下文描述的结构并未形成完整半导体装置结构或用于处理半导体装置结构的系统。下文仅详细描述理解本文中所描述的实施例所需的所述过程动作及结构。形成完整半导体装置结构或用于处理半导体装置结构的系统的额外动作可通过常规技术来执行。

如本文中所使用,关于给定参数、性质或条件的术语“大体上”意味着及包含达到所属领域的一般技术人员将理解所述给定参数、性质或条件符合差异度(例如在可接受制造容限内)的程度。通过实例,取决于大体上满足的特定参数、性质或条件,所述参数、性质或条件可满足至少90.0%、满足至少95.0%、满足至少99.0%、甚至满足至少99.9%或甚至满足100.0%。

如本文中所使用,关于特定参数的数值的术语“大约”或“近似”包含所述数值及所属领域的一般技术人员将理解的在所述特定参数的可接受容限内的与所述数值的差异度。例如,关于数值的“大约”或“近似”可包含在所述数值的90.0%到110.0%的范围内的额外数值,例如在数值的95.0%到105.0%的范围内、在数值的97.5%到102.5%的范围内、在数值的99.0%到101.0%的范围内、在数值的99.5%到100.5%的范围内或在数值的99.9%到100.1%的范围内。

如本文中所使用,空间关系术语(例如“在…下面”、“在…下方”、“下”、“底部”、“上方”、“上”、“顶部”、“前”、“后”、“左”、“右”及类似者)可为易于描述而用于描述如图中所说明的元件或特征与另一(些)元件或特征的关系。除非另有指定,否则所述空间关系术语旨在涵盖除如图中所描绘的定向之外的不同材料定向。例如,如果将图中的材料反转,则描述为在其它元件或特征“下方”或“下面”或“的下”或“底部上”的元件将接着定向于其它元件或特征的“上方”或“顶部上”。因此,取决于使用术语的背景内容,术语“下方”可涵盖上方及下方两种定向,此对于所属领域的一般技术人员是显而易见的。材料可以其它方式定向(例如,旋转90度、反转、翻转等)且相应地解释本文中所使用的空间关系描述符。

如本文中所使用,“及/或”包含相关联列举项中的一或多者的任一组合及全部组合。

如本文中所使用,术语“经配置”是指至少一个结构及至少一个设备中的一或多者以预定方式促进所述结构及所述设备中的一或多者的操作的大小、形状、材料组合物、定向及布置。

如本文中所使用,术语“纵向”、“垂直”、“横向”及“水平”涉及在其中或其上形成一或多个结构及/或特征的衬底(例如,基底材料、基底结构、基底构造等)的主平面且并不一定通过地球引力场予以定义。“横向”或“水平”方向是大体上平行于所述衬底的主平面的方向,而“纵向”或“垂直”方向是大体上垂直于所述衬底的主平面的方向。衬底的主平面是通过衬底的相较于衬底的其它表面具有相对较大面积的表面予以界定。

根据本文中所描述的实施例,一种半导体装置包括垂直晶体管。所述垂直晶体管包括包含半导电支柱,所述半导电支柱包括源极区域、漏极区域及在所述源极区域与所述漏极区域之间垂直延伸的沟道区域。所述沟道区域包括具有大于1.65电子伏特(ev)的带隙的半导体材料。所述垂直晶体管进一步包括:至少一个栅极电极,其横向邻近所述半导电支柱;栅极电介质材料,其横向介于所述半导电支柱与所述至少一个栅极电极之间;及空隙空间,其垂直邻近所述栅极电介质材料且横向介于所述至少一个栅极电极与所述半导电支柱的所述源极区域及所述漏极区域中的每一者之间。

根据本文中所描述的额外实施例,一种电子系统包括输入装置、输出装置、可操作地耦合到所述输入装置及所述输出装置的处理器装置,及可操作地耦合到所述处理器装置的存储器装置。所述存储器装置包括至少一个垂直晶体管,所述至少一个垂直晶体管包括:支柱结构,其包括垂直介于源极区域与漏极区域之间的沟道区域;电介质材料,其横向邻近所述沟道区域;及栅极电极,其横向邻近所述电介质材料且具有大于所述支柱结构的所述沟道区域的高度的高度。空隙空间横向介于所述栅极电极与所述支柱结构的部分之间。所述沟道区域包括具有大于1.65电子伏特(ev)的带隙的半导体材料。

根据本发明的实施例的制造半导体装置的方法包含形成堆叠,所述堆叠包括第一导电材料、在所述第一导电材料上的半导电材料及在所述半导电材料上的第二导电材料。图案化所述第一导电材料以形成半导电支柱的漏极区域,图案化所述半导电材料以形成所述半导电支柱的沟道区域,所述半导电材料包括具有大于1.65电子伏特的带隙的半导电材料,且图案化所述第二导电材料以形成所述半导电支柱的源极区域。所述方法进一步包括:形成栅极电介质材料及栅极电极以横向邻近所述半导电支柱,所述栅极电介质材料介于所述栅极电极与所述半导电支柱之间;及形成空隙空间,所述空隙空间垂直邻近所述栅极电介质材料且横向介于所述栅极电极与所述半导电支柱的所述源极区域及所述漏极区域中的每一者之间。

根据本发明的实施例的操作半导体装置的方法包含将在从约1.5v到约3.5v延伸的范围内的电压(例如约1.9v的电压)施加到栅极电极以将垂直晶体管从“关断”状态切换到“接通”状态。

图1a到1e说明制造半导体装置结构100(图1e)的方法。图1a说明材料堆叠102,其包含导电材料104、在导电材料104上的半导体材料106及在半导体材料106上的另一导电材料108。

接着参考图1b,可使堆叠102的至少一个部分经受至少一个材料移除过程(例如,至少一个蚀刻过程)以形成半导电支柱110,半导电支柱110包括漏极区域116、源极区域118及在漏极区域116与源极区域118之间垂直延伸的沟道区域120(图1c)。漏极区域116可包括导电材料108(图1a)的剩余(例如,未移除)部分,源极区域118可包括导电材料104(图1a)的剩余部分,且沟道区域120可包括半导体材料106的剩余部分。另外,如图1b中所展示,数字线122(例如,数据线、位线)可包括导电材料104的另一剩余部分。在额外实施例中,数字线122并非由导电材料104(图1a)形成。例如,导电材料104(图1a)可形成于数字线122上或上方,使得使用(例如,沉积、蚀刻)导电材料104以形成漏极区域116而非数字线122。半导电支柱110可大体上垂直于数字线122的上表面112延伸。

半导体材料106可包括经配置以响应于将合适电压(例如,阈值电压、设定偏压电压、读取偏压电压)施加到垂直晶体管126(图1d)而传导电流的材料。例如,半导体材料106可包括具有大于多晶硅的带隙(例如大于1.65电子伏特(ev)的带隙)的半导电材料。具有大于多晶硅的带隙可减小包含半导体材料106的垂直晶体管的关断状态电流。例如,半导体材料106可包括氧化物半导体材料,例如氧化锌锡(znxsnyo,通常被称为“zto”)、氧化铟锌(inxznyo,通常被称为“izo”)、氧化镓(gaox)、氧化锌(znxo)、氧化铟镓(通常被称为“igo”)、铟镓锌氧化物(inxgayznzo,通常被称为“igzo”)、铟镓硅氧化物(inxgaysizoa,通常被称为“igso”)、氧化铟(inox、in2o3)、氧化锡(snxo)、氧化钛(tixo)、氮氧化锌(znxonz)、氧化镁锌(mgxznyo)、氧化铟锌(inxznyo)、铟镓锌氧化物(inxgayznzo)、锆铟锌氧化物(zrxinyznzo)、铪铟锌氧化物(hfxinyznzo)、锡铟锌氧化物(snxinyznzo)、铝锡铟锌氧化物(alxsnyinzznao)、硅铟锌氧化物(sixinyznzo)、氧化锌锡(znxsnyo)、铝锌锡氧化物(alxznysnzo)、镓锌锡氧化物(gaxznysnzo)、锆锌锡氧化物(zrxznysnzo)、铟镓硅氧化物(inxgaysizo)或类似材料。以上包含“x”、“y”、“z”及“a”中的至少一者的式(例如,znxsnyo、inxznyo、inxgayznzo、inxgaysizo、alxsnyinzznao)表示复合材料,所述复合材料针对氧(o)的每一个原子含有一个元素的“x”个原子、另一元素(如果有)的“y”个原子、额外元素(如果有)的“z”个原子及另一元素(如果有)的“d”个原子的平均比率。在式表示相对原子比而非严格化学结构时,半导体材料106可包括化学计量化合物或非化学计量化合物,且“x”、“y”、“z”及“a”的值可为整数或可为非整数。如本文中所使用,术语“非化学计量化合物”意味着及包含具有不能通过明确定义的自然数的比率表示且违反定比定律的元素成分的化学化合物。在其它实施例中,半导体材料106可包括基于硫属元素的材料。如本文中所使用,术语“硫属元素”是指元素周期表的vi族的元素,例如氧(o)、硫(s)、硒(se)或碲(te)。通过非限制性实例,用于半导体材料的基于硫属元素的材料可包含:as及te化合物,例如as2te3;as及se化合物,例如as2se3;as、te及ge化合物,例如as30te45ge25;as、se及ge化合物,例如as28se42ge30;as、s、se及ge化合物,例如as30s12se33ge25;及as、te、ge、si、in化合物,例如as37te39ge9si14in。在又进一步实施例中,半导体材料106可包括iii-v族半导电材料,其是指元素周期表的iii族及v族的元素的半导电化合物,包含(但不限于)gaas、gap及gan。因此,半导体材料106可包括二元化合物、三元化合物或四元化合物。半导体材料106可无掺杂物(例如,无掺杂)。

导电材料104及另一导电材料108可各个别地包括:金属材料,举例来说,例如钨、钛、镍、铂、铑、钌、铝、铜、钼、铱、银、金、金属合金;含金属材料(例如,金属氮化物、金属硅化物、金属碳化物、金属氧化物);包括氮化钛(tin)、氮化钽(tan)、氮化钨(wn)、氮化钛铝(tialn)、氧化铱(irox)、氧化钌(ruox)、其合金中的至少一者的材料;导电掺杂半导体材料(例如,导电掺杂硅、导电掺杂锗、导电掺杂硅锗等);多晶硅;展现导电性的其它材料或其组合。

继续参考图1b,可将半导电支柱110的沟道区域120形成到厚度t120(例如,横向尺寸)及到高度h120(例如,垂直尺寸)。所述高度h120可在从约到约的范围内、在从约到约的范围内或在从约到约的范围内延伸。厚度t120可在从约到约的范围内或在从约到约的范围内延伸。沟道区域120的高度h120可小于常规装置的常规半导电沟道区域(例如,常规多晶硅沟道区域)。沟道区域120的半导体材料(例如,氧化物半导体材料)的(相较于常规半导体材料)相对较大带隙促进减小沟道区域120的高度h120(例如,减小漏极区域116与源极区域118之间的距离),同时相对于常规装置增加接通电流(ion)且维持(或甚至改进)关断电流(ioff)。

接着参考图1c,可在半导电支柱110的表面(例如,上表面、横向表面)上方形成(例如,保形地形成)栅极电介质材料123。可在栅极电介质材料123的至少一个部分上方形成(例如,保形地形成)栅极电极材料124。栅极电介质材料123与门极电极材料124可通过(例如)原子层沉积(ald)、化学气相沉积(cvd)、物理气相沉积(pvd)、低压化学气相沉积(lpcvd)、等离子体增强型化学气相沉积(pecvd)、另一沉积方法或其组合来形成。

栅极电介质材料123可包括电绝缘材料,例如磷硅酸盐玻璃、硼硅酸盐玻璃、硼磷硅酸盐玻璃(bpsg)、氟硅酸盐玻璃、二氧化硅、二氧化钛、二氧化锆、二氧化铪、氧化钽、氧化镁、氧化铝、氧化铌、氧化钼、氧化锶、氧化钡、氧化钇、氮化物材料(例如,氮化硅(si3n4))、氮氧化物(例如,氮氧化硅)、另一栅极电介质材料、电介质碳氮化物材料(例如,碳氮化硅(sicn))、电介质碳氮氧化物材料(例如,碳氮氧化硅(siocn))、另一材料或其组合。

栅极电极材料124可包含导电材料,举例来说,例如:钨、钛、镍、铂、钌、铝、铜、钼、金、金属合金;含金属材料(例如,金属氮化物、金属硅化物、金属碳化物、金属氧化物);包含氮化钛(tin)、氮化钽(tan)、氮化钨(wn)、氮化钛铝(tialn)、元素钛(ti)、元素铂(pt)、元素铑(rh)、元素钌(ru)、元素钼(mo)、元素铱(ir)、氧化铱(irox)、氧化钌(ruox)、元素钨(w)、元素铝(al)、元素铜(cu)、元素金(au)、元素银(ag)、多晶硅、其合金中的至少一者的材料;导电掺杂半导体材料(例如,导电掺杂硅、导电掺杂锗、导电掺杂硅锗等);多晶硅;展现导电性的其它材料或其组合。在一些实施例中,栅极电极材料124包括导电金属材料。

接着参考图1d,可使栅极电介质材料123与门极电极材料124中的每一者的一部分经受至少一个材料移除过程(例如,经图案化)以形成包含半导电支柱110、栅极电介质材料123与门极电极128的垂直晶体管126。可使用本文中未详细描述的常规过程(例如,化学机械平坦化过程、湿式蚀刻过程、干式蚀刻过程)图案化栅极电介质材料123与门极电极材料124。如图1d中所展示,栅极电介质材料123经图案化使得栅极电介质材料123的一部分保留于半导电支柱110的沟道区域120与栅极电极128之间。栅极电介质材料123可经形成使得栅极电介质材料123具有高度h123(例如,垂直尺寸)及厚度t123(例如,横向尺寸),且栅极电极128可经形成使得栅极电极128具有厚度t128(例如,横向尺寸)及高度h128(例如,垂直尺寸)。

可基于沟道区域120的半导电材料的组合物及/或基于沟道区域120的高度h120来选择栅极电介质材料123的厚度t123。栅极电介质材料123的厚度t123可经定制以实现用于操作中的垂直晶体管126的所要电性质,举例来说,例如用以将垂直晶体管126切换到“接通”状态中的所要驱动电压(例如,来自存取线驱动器)。此处,栅极电介质材料123的厚度t123可小于常规装置的栅极电介质材料的厚度,因为垂直晶体管126(其包含包括相对较大带隙的沟道区域120)的栅极电介质材料123由于带间穿隧而并不展现许多常规装置(例如,包含常规沟道区域配置(例如具有相对较低带隙的沟道区域)的装置)所展现的非所要关断电流行为。栅极电介质材料123的厚度t123可经形成以在从约到约(例如从约到约或从约到约)的范围内延伸。

栅极电极128的厚度t128可在从约到约的范围内延伸且可为约栅极电极128的高度h128可在从约到约的范围内延伸且可为约可至少部分基于栅极电极128的所要电阻率性质来选择栅极电极128的厚度t128及高度h128,如下文进一步详细描述。

可图案化栅极电介质材料123使得高度h123小于栅极电极128的高度h128。在一些实施例中,栅极电介质材料123的高度h123与栅极电极128的高度h128的比率是在从约1:2到约1:10的范围内(例如约1:3)。可至少部分基于栅极电极128及栅极电极128与半导电支柱110之间的空隙空间的所要尺寸来选择栅极电介质材料123的高度h123,如下文进一步详细描述。

因为栅极电介质材料123的高度h123小于栅极电极128的高度h128,所以在半导电支柱110与栅极电极128中的每一者之间延伸的体积127的部分大体上无材料。大体上无材料的每一体积127的部分可包括在栅极电介质材料123上方垂直延伸的第一部分及在栅极电介质材料123下方垂直延伸的第二部分。体积127的第一部分可在栅极电极128的上垂直边界与栅极电介质材料123的上表面之间垂直延伸。另外,体积127的第一部分可在半导电支柱110的外横向表面与栅极电极128的面向半导电支柱110的外横向表面(例如,与所述外横向表面相对)的内横向表面之间横向延伸。体积127的第二部分可在栅极电介质材料123的下表面与数字线122的上表面112之间垂直延伸。体积127的第二部分可在半导电支柱110的外横向表面与栅极电极128的内横向表面之间横向延伸。

可选择栅极电极128中的每一者的高度h128及/或厚度t128以获得操作中的垂直晶体管126的所要电性质。栅极电极128的电阻可影响操作中的垂直晶体管126的切换速度。例如,减小栅极电极128的电阻同时还减小垂直晶体管126的电容(例如,借助于栅极电极128与半导电支柱110之间的空隙空间,如下文进一步详细描述)可降低垂直晶体管126的切换速度。可通过增加栅极电极128的体积来减小各栅极电极128的电阻。因此,可通过增加栅极电极128的高度h128及/或厚度t128来减小各栅极电极128的电阻。

然而,增加栅极电极128的高度h128会增加栅极电极128与半导电支柱110的漏极区域116及源极区域118的重叠,且可因此增加所谓的“重叠电容”。增加所述重叠电容可增加垂直晶体管126的总电容。为减小垂直晶体管126的电容,可在栅极电极128与漏极区域116及源极区域118之间形成绝缘区域,如参考图1e所描述。

接着参考图1e,可在栅极电极128及半导电支柱110的部分上方形成(例如,非保形地沉积)电介质材料130以形成半导体装置结构134。电介质材料130可经形成使得在半导电支柱110与栅极电极128之间延伸的大体上无材料的体积127的部分保持大体上无材料且形成空隙空间132。

一些空隙空间132可在栅极电介质材料123上方垂直延伸,且其它空隙空间132可在栅极电介质材料123下方垂直延伸。在栅极电介质材料123上方垂直延伸的空隙空间132可在栅极电极128的上垂直边界与栅极电介质材料123的上表面之间垂直延伸,且可在半导电支柱110的外横向表面与栅极电极128的内横向表面之间横向延伸。例如,在栅极电介质材料123上方垂直延伸的空隙空间132可在栅极电极128与半导电支柱110的源极区域118之间横向延伸。在一些实施例中,在栅极电介质材料123下方垂直延伸的空隙空间132在栅极电极128的下垂直边界与栅极电介质材料123的下表面之间垂直延伸。在此类实施例中,电介质材料130可在数字线122的上表面112上方延伸且界定在栅极电介质材料123下方垂直延伸的空隙空间132的下垂直边界。在其它实施例中,在栅极电介质材料123下方垂直延伸的空隙空间132在数字线122的上表面112与栅极电介质材料123的下表面之间垂直延伸。在此类实施例中,电介质材料130可能不会在半导电支柱110的外横向表面与栅极电极128的内横向表面之间横向延伸,如通过图1e中的虚线111所指示。在栅极电介质材料123下方垂直延伸的空隙空间132可在半导电支柱110的外横向表面与栅极电极128的内横向表面之间横向延伸。例如,在栅极电介质材料123下方垂直延伸的空隙空间132可在栅极电极128与半导电支柱110的漏极区域116之间横向延伸。

如先前所陈述,可选择栅极电介质材料123的高度h123使得空隙空间132具有足以有效地减小漏极区域116及源极区域118与栅极电极128之间的总电容的高度h132。可选择栅极电介质材料123的高度h123使得可至少部分基于栅极电极128及栅极电极128与半导电支柱110之间的空隙空间132的所要尺寸来选择相应上空隙空间132及下空隙空间132,如下文进一步详细描述。在一些实施例中,高度h132可在从约延伸到约的范围内。

空隙空间132使垂直晶体管126的漏极区域116及源极区域118中的每一者与栅极电极128电绝缘。如先前所论述,使漏极区域116及源极区域118中的每一者与栅极电极128电绝缘减小重叠电容及因此垂直晶体管126的总电容。除了电阻之外,垂直晶体管126的电容还确定包括垂直晶体管126的半导体装置可操作的最大速度。更明确来说,电容越低,所述半导体装置可操作越快。因此,包括本发明的垂直晶体管126的半导体装置(例如,存储器装置)可在常规驱动电压(例如,约3v)下以快于不包含本发明的垂直晶体管126的常规半导体装置的速度操作。

在使用及操作中,可通过通过与垂直晶体管126相关联的行施加电压及施加与垂直晶体管126的列相关联的电压(例如,经由(例如)与(例如)源极区域118相关联的源极线),来存取阵列内的个别垂直晶体管126。为存取特定垂直晶体管126,可对与垂直晶体管126相关联的栅极电极128提供电压。响应于足够电压(例如,具有大于阈值电压的量值的电压),电流可在“接通”状态中在源极区域118与漏极区域116之间的沟道区域120中流动。因此,可通过垂直晶体管126响应于使栅极电极128暴露到阈值电压而存取电容器中的存储器材料。

在额外实施例中,沟道区域120的半导体材料(例如,氧化物半导体材料)的(相较于常规半导体材料)相对较大带隙及减小沟道区域120的高度h120实现将垂直晶体管126切换到“接通”状态所需的电压(例如,驱动电压)的减小,同时相对于常规装置维持垂直晶体管126电阻及电容。在此类实施例中,垂直晶体管126经配置以在将小于约3v的电压施加到至少一个栅极电极128之后切换到“接通”状态。在一些实施例中,垂直晶体管126经配置以在施加小于约2v的电压、在从约1v到2v的范围内的电压或小于或等于约1.9v的电压之后切换到“接通”状态。在又进一步实施例中,相对于常规装置,沟道区域120的半导体材料(例如,氧化物半导体材料)的(相较于常规半导体材料)相对较大带隙及减小沟道区域120的高度h120可实现切换垂直晶体管126所需的电压的减小,而栅极电介质材料123与门极电极128的尺寸可经配置以相对于常规装置减小垂直晶体管126的有效电阻及电容,如本文中所描述。

总体上,可通过减小垂直晶体管126的一或多个组件的大小同时积极地影响其性能来使包含垂直晶体管126的存储器单元的大小减小。如先前所论述,包括高带隙材料的沟道区域120相对于具有低带隙材料的沟道区域具有减小的高度h120。减小高度h120提供栅极电极128的高度h128的对应减小。虽然栅极电极128的高度h128可相对于常规装置减小,但栅极电极128的高度h128大于沟道区域120的高度h120以减小栅极电极128的电阻。在一些实施例中,沟道区域120的高度h120与栅极电极128的高度h128的比率是大于或等于1:2(例如在从约1:2延伸到约1:5的范围内)且可为约1:3。栅极电极128相对于沟道区域120的高度h120的经增加相对高度h128可增加垂直晶体管126的电容。因此,在漏极区域116及源极区域118与栅极电极128之间提供空隙空间132以减小垂直晶体管126的电容。鉴于前文,根据本发明的实施例的垂直晶体管126的有效电阻及电容相较于常规装置可减小达约20%,从而导致相对增加的切换速度。

根据本发明的实施例的包含半导体装置结构(例如,先前参考图1a到1e所描述的结构100)的半导体装置(例如,先前参考图1e所描述的半导体装置结构134)可用于本发明的电子系统的实施例中。例如,图2是根据本发明的实施例的阐释性电子系统200的框图。例如,电子系统200可包括(例如)计算机或计算机硬件组件、服务器或其它网络链接硬件组件、蜂窝式电话、数字相机、个人数字助理(pda)、便携式媒体(例如,音乐)播放器、wi-fi或具蜂窝式功能的平板计算机(举例来说,例如平板计算机)、电子书、导航装置等。电子系统200包含至少一个存储器装置202。至少一个存储器装置202可包含(例如)半导体装置结构(例如,先前参考图1a到1e所描述的结构100)的实施例。电子系统200可进一步包含至少一个电子信号处理器装置204(通常被称为“微处理器”)。电子系统200可进一步包含用于由用户将信息输入到电子系统200中的一或多个输入装置206,举例来说,例如鼠标或其它指针设备、键盘、触摸垫、按钮或控制面板。电子系统200可进一步包含用于向用户输出信息(例如,视觉或音频输出)的一或多个输出装置208,举例来说,例如监视器、显示器、打印机、音频输出插孔、扬声器等。在一些实施例中,输入装置206及输出装置208可包括既可用于将信息输入到电子系统200还可向用户输出视觉信息的单个触摸屏幕装置。一或多个输入装置206及输出装置208可与存储器装置202及电子信号处理器装置204中的至少一者电通信。

下文描述本发明的额外非限制实例实施例。

实施例1:一种装置,其包括垂直晶体管,所述垂直晶体管包括:半导电支柱,其包括源极区域、漏极区域及在所述源极区域与所述漏极区域之间垂直延伸的沟道区域,所述沟道区域包括具有大于1.65电子伏特的带隙的半导电材料;至少一个栅极电极,其横向邻近所述半导电支柱;栅极电介质材料,其横向介于所述半导电支柱与所述至少一个栅极电极之间;及空隙空间,其垂直邻近所述栅极电介质材料且横向介于所述至少一个栅极电极与所述半导电支柱的所述源极区域及所述漏极区域中的每一者之间。

实施例2:根据实施例1所述的装置,其中所述栅极电介质材料在所述半导电支柱的所述沟道区域与所述至少一个栅极电极之间横向延伸。

实施例3:根据实施例1及2中任一实施例所述的装置,其中所述栅极电介质材料的高度与所述至少一个栅极电极的高度的比率是在从约1:2到约1:10的范围内。

实施例4:根据实施例1及2中任一实施例所述的装置,其中所述栅极电介质材料的高度与所述至少一个栅极电极的高度的比率是约1:3。

实施例5:根据实施例1到4中任一实施例所述的装置,其进一步包括:第一空隙空间,其垂直位于所述栅极电介质材料的一部分上方且横向介于所述源极区域与所述至少一个栅极电极之间;及第二空隙空间,其垂直位于栅极电介质材料的另一部分下方且横向介于所述漏极区域与所述至少一个栅极电极之间。

实施例6:根据实施例5所述的装置,其中所述第一空隙空间及所述第二空隙空间中的每一者具有在从约到约的范围内的高度。

实施例7:根据实施例1到6中任一实施例所述的装置,其中所述沟道区域的高度是在从约到约的范围内。

实施例8:根据实施例1到7中任一实施例所述的装置,其中所述沟道区域的高度与所述至少一个栅极电极的高度的比率是大于1:2。

实施例9:根据实施例1到8中任一实施例所述的装置,其中所述沟道区域包括zto、izo、znox、igzo、igso、inox、in2o3、sno2、tiox、znxoynz、mgxznyoz、inxznyoz、inxgayznzoa、zrxinyznzoa、hfxinyznzoa、snxinyznzoa、alxsnyinzznaod、sixinyznzoa、znxsnyoz、alxznysnzoa、gaxznysnzoa、zrxznysnzoa及ingasio中的一或多者。

实施例10:根据实施例1到8中任一实施例所述的装置,其中所述沟道区域包括基于硫属元素的材料。

实施例11:根据实施例1到10中任一实施例所述的装置,其中所述沟道区域的所述半导电材料无掺杂物。

实施例12:根据实施例1到11中任一实施例所述的装置,其中所述栅极电介质材料的厚度是在从约到约的范围内。

实施例13:根据实施例1到11中任一实施例所述的装置,其中所述栅极电介质材料的厚度是在从约到约的范围内。

实施例14:根据实施例1到13中任一实施例所述的装置,其中所述垂直晶体管经配置以在小于3v的电压施加到所述至少一个栅极电极之后切换到“接通”状态。

实施例15:根据实施例1到13中任一实施例所述的装置,其中所述电压是小于或等于约1.9v。

实施例16:一种电子系统,其包括:输入装置;输出装置;处理器装置,其可操作地耦合到所述输入装置及所述输出装置;及存储器装置,其可操作地耦合到所述处理器装置且包括至少一个垂直晶体管,所述至少一个垂直晶体管包括:支柱结构,其包括垂直介于源极区域与漏极区域之间的沟道区域,所述沟道区域包括具有大于1.65电子伏特的带隙的半导电材料;电介质材料,其横向邻近所述支柱结构的所述沟道区域;栅极电极,其横向邻近所述电介质材料且具有大于所述支柱结构的所述沟道区域的高度的高度;及空隙空间,其横向介于所述栅极电极与所述支柱结构的部分之间。

实施例17:根据实施例16所述的电子系统,其中第一空隙空间在所述电介质材料上方垂直延伸且横向介于所述源极区域与所述栅极电极之间且第二空隙空间在所述电介质材料下方垂直延伸且横向介于所述漏极区域与所述栅极电极之间。

实施例18:根据实施例17所述的电子系统,其中:所述存储器装置进一步包括数字线,所述至少一个垂直晶体管垂直位于所述数字线上方;且所述第二空隙空间在所述电介质材料与所述数字线的上表面之间垂直延伸。

实施例19:根据实施例17及18中任一实施例所述的电子系统,其中:所述存储器装置进一步包括数字线,所述至少一个垂直晶体管垂直位于所述数字线上方;且所述第二空隙空间在所述电介质材料与所述数字线的上表面上方的电介质材料之间垂直延伸。

实施例20:根据实施例16到19中任一实施例所述的电子系统,其中所述至少一个垂直晶体管经配置以在1.9v的阈值电压下在“接通”状态中操作。

实施例21:一种制造装置的方法,其包括:形成堆叠,所述堆叠包括第一导电材料、在所述第一导电材料上的半导电材料及在所述半导电材料上的第二导电材料;图案化所述第一导电材料、所述半导电材料及所述第二导电材料以分别形成半导电支柱的漏极区域、沟道区域及源极区域,其中所述半导电材料包括具有大于1.65电子伏特的带隙的半导电材料;形成栅极电介质材料及栅极电极以横向邻近所述半导电支柱,所述栅极电介质材料介于所述栅极电极与所述半导电支柱之间;及形成空隙空间,所述空隙空间垂直邻近所述栅极电介质材料且横向介于所述栅极电极与所述半导电支柱的所述源极区域及所述漏极区域中的每一者之间。

实施例22:根据实施例21所述的方法,其中形成在所述第一导电材料上包括半导电材料的堆叠包括在所述第一导电材料上形成氧化物半导体材料。

实施例23:根据实施例22所述的方法,其中在所述第一导电材料上形成氧化物半导体材料包括在所述第一导电材料上形成znxsnyo、inxznyo、znxo、inxgayznzo、inxgaysizoa、inxo、snxo、tixo、znxonz、mgxznyo、zrxinyznzo、hfxinyznzo、snxinyznzo、alxsnyinzznao、sixinyznzo、alxznysnzo、gaxznysnzo、zrxznysnzo及inxgaysizo中的一或多者。

实施例24:根据实施例21到23中任一实施例所述的方法,其中形成栅极电介质材料及栅极电极包括:在所述半导电支柱上方形成所述栅极电介质材料;在所述栅极电介质材料上方形成栅极电极材料;及移除所述栅极电介质材料及所述栅极电极材料的至少一个部分以形成具有小于所述栅极电极的高度的高度的所述栅极电介质材料,其中所述栅极电介质材料的所述高度与所述栅极电极的所述高度的比率是在从约1:2到约1:10的范围内。

实施例25:根据实施例21到24中任一实施例所述的方法,其中形成垂直邻近所述栅极电介质材料且横向介于所述栅极电极与所述半导电支柱的所述源极区域及所述漏极区域中的每一者之间的空隙空间包括移除所述栅极电介质材料的至少一个部分以具有小于所述栅极电极的高度的高度。

实施例26:一种操作存储器装置的方法,其包括:将小于或等于约1.9v的电压施加到栅极电极以将垂直晶体管从“关断”状态切换到“接通”状态,所述垂直晶体管包括:半导电支柱,其包括在源极区域与漏极区域之间垂直延伸的沟道区域,所述沟道区域包括氧化物半导体材料;所述栅极电极,其横向邻近所述半导电支柱;栅极电介质材料,其横向介于所述半导电支柱与所述栅极电极之间;及空隙空间,其垂直邻近所述栅极电介质材料且横向介于所述栅极电极与所述半导电支柱的所述源极区域及所述漏极区域中的每一者之间。

虽然已结合图描述特定阐释性实施例,但所属领域的一般技术人员将认知及了解,本发明所涵盖的实施例并不限于本文中明确展示及描述的所述实施例。而是,可在不脱离本发明所涵盖的实施例的范围(例如下文所主张的范围,包含合法等效物)的情况下做出本文中所描述的实施例的许多添加、删除及修改。另外,来自所揭示实施例的特征可与另一所揭示实施例的特征组合同时仍涵盖于本发明的范围内。

当前第1页1 2 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1