1.一种高深宽比蚀刻的方法，包括：
在半导体衬底的表面上方制备多个材料多层，所述多个材料多层沿着基本上正交于所述半导体衬底的表面的第一方向上下叠置，其中每个材料多层包括第一电介质材料的第一层和第一材料的第二层；
使用第一掩模沿着所述第一方向图案化和蚀刻所述材料多层以形成第一组沟槽，所述第一组沟槽将所述材料层划分为第一组多层堆叠体，其中所述第一组沟槽中的每一个沿着基本上平行于所述半导体衬底的表面的第二方向延伸；
用第二电介质材料填充所述第一组沟槽；以及
使用第二掩模沿着所述第一方向图案化和蚀刻所述第一组多层堆叠体以形成第二组沟槽，所述第二组沟槽将所述第一组多层堆叠体划分成第二组多层堆叠体，其中所述第二组沟槽中的每一个沿着平行于所述第一组沟槽的所述第二方向延伸。
2.如权利要求1所述的方法，其中蚀刻所述材料多层和蚀刻所述第一组多层均涉及深宽比小于40的蚀刻。
3.如权利要求1所述的方法，其中所述第二掩模提供掩模结构，每个掩模结构与所述第一组多层堆叠体中的至少两个相邻的多层堆叠体和它们之间的所述第一组第二电介质材料填充的沟槽中的一个重叠。
4.如权利要求1所述的方法，其中所述第一材料包括导电材料。
5.如权利要求1所述的方法，还包括：
用第二电介质材料填充所述第二组沟槽；以及
在所述第一组沟槽和第二组沟槽中选择性地蚀刻所述第二电介质材料的第一部分，以提供沿着所述第一方向延伸的第一多个轴；
在每个轴中共形地沉积电荷存储材料；
在所述电荷存储材料上共形地沉积具有第一导电性的半导体层；以及
用第三电介质材料填充每个轴。
6.如权利要求5所述的方法，还包括：
在每个轴中穿过所述第三电介质材料选择性地蚀刻第一通孔和第二通孔；以及
用具有与所述第一导电性相反的第二导电性的第二半导体材料在每个轴中填充所述第一通孔和第二通孔。
7.如权利要求6所述的方法，还包括，在用所述第三电介质材料填充每个轴之前，在所述第一半导体层上沉积衬垫层，且其中所述方法还包括，在用所述第二半导体材料在每个轴中填充所述第一通孔和第二通孔之前，移除所述衬垫层以暴露所述第一半导体层。
8.如权利要求6所述的方法，还包括，在制备所述材料多层之前，在所述半导体衬底的表面上方提供多个导体，每个导体沿着基本上正交于所述第一方向和第二方向中的每一个的第三方向延伸。
9.如权利要求8所述的方法，其中所述导体通过隔离层与所述材料多层隔离，其中在每个轴中蚀刻所述第一通孔和第二通孔还包括蚀刻穿过所述隔离层，以能够在所述第一通孔和第二通孔中的所选通孔中的导电材料之间提供导电路径，并且电连接到所述导体中的对应的导体。
10.如权利要求6所述的方法，还包括在所述第二组多层堆叠体上方提供多个导体，每个导体沿着基本上正交于所述第一方向和第二方向中的每一个的第三方向延伸。
11.如权利要求10所述的方法，还包括提供导电路径，以使得所述第一通孔和第二通孔中的所选通孔中的所述第二半导体材料能够电连接到所述导体中的一个。
12.如权利要求10所述的方法，还包括：
在所述半导体衬底中提供电路元件；以及
将所述第一通孔和第二通孔中的所选通孔中的所述第二半导体材料电连接到所述电路元件中的对应的电路元件，所述电路元件中的每一个基本上位于其对应的第一通孔和第二通孔下方。
13.如权利要求12所述的方法，还包括在所述电路元件和所述材料多层之间提供隔离层，其中将所述第一通孔和第二通孔中的所选通孔中的所述第二半导体材料中的所选第二半导体材料电连接到其对应的电路元件包括穿过所述隔离层形成导电路径。
14.如权利要求5所述的方法，还包括用所述第二半导体材料部分地填充所述第一通孔和第二通孔，之后用低电阻率导体材料填充所述第一通孔和第二通孔。
15.如权利要求5所述的方法，还包括：
在所述第一组沟槽和第二组沟槽中选择性地蚀刻所述第二电介质材料的第二部分，以提供沿着所述第一方向延伸的第二多个轴；
在所述第二多个轴中的每一个中共形地沉积电荷存储材料；
在所述第二多个轴中的每一个中的电荷存储材料上共形地沉积具有所述第一导电性的半导体层；以及
用所述第三电介质材料填充所述第二多个轴中的每一个。
16.如权利要求15所述的方法，其中所述第二多个轴中的所述电荷存储材料具有与所述第一多个轴中的电荷存储材料不同的特性。
17.如权利要求1所述的方法，所述第一材料包括牺牲层，所述方法还包括用导电材料选择性地替换所述牺牲层。
18.如权利要求1所述的方法，其中替换所述牺牲层包括横向地穿过所述第二组沟槽选择性地蚀刻所述第一牺牲层直至所述第一组沟槽中的所述第二电介质材料。
19.如权利要求1所述的方法，还包括在所述第二组多层堆叠体中的每个多层堆叠体的一个或多个端部处形成楼梯结构，其中每个楼梯结构具有沿着所述第二方向连续地延伸所述多层堆叠体的层的台阶，且其中每个台阶暴露所述多层堆叠体中的多层中的导电层。
20.如权利要求19所述的方法，还包括在所述楼梯结构上提供电绝缘材料，并且沿着所述第一方向提供通孔连接以电连接到所述楼梯结构的每个台阶中的所述导电层。
21.一种高深宽比蚀刻的方法，包括：
在半导体衬底的表面上方制备多个材料多层，所述多个材料多层沿着基本上正交于所述半导体衬底的表面的第一方向上下叠置，其中每个材料多层包括第一电介质材料的第一层和第一材料的第二层；
使用第一掩模限定并且穿过所述材料多层蚀刻多个轴，所述多个轴沿着所述第一方向基本上到达所述材料多层的整个厚度；
用第二电介质材料填充所述轴以形成多个支柱；以及
使用第二掩模在所述材料多层中蚀刻多个沟槽，而基本上没有从所述支柱移除所述第二电介质材料，所述沟槽中的每一个沿着基本上平行于所述半导体衬底的表面的第二方向延伸。
22.如权利要求21所述的方法，其中在所述材料多层中蚀刻所述沟槽涉及深宽比小于40的蚀刻。
23.如权利要求21所述的方法，还包括用所述电介质材料或所述第二电介质材料选择性地填充所述沟槽中的每隔一个沟槽。
24.如权利要求23所述的方法，还包括用导电材料替换所述第一材料。
25.如权利要求24所述的方法，还包括，在用所述导电材料填充所述第一材料之后，用所述电介质材料或所述第二电介质材料填充所述沟槽中的敞开的沟槽。
26.如权利要求25所述的方法，还包括：
选择性地蚀刻填充的沟槽的第一部分以提供沿着所述第一方向延伸的第二多个轴；
在所述第二多个轴中的每一个中共形地沉积电荷存储材料；
在所述电荷存储材料上共形地沉积具有第一导电性的半导体层；以及
用第三电介质材料填充所述第二多个轴中的每一个。
27.如权利要求26所述的方法，还包括：
在每个轴中穿过所述第三电介质材料选择性地蚀刻第一通孔和第二通孔；以及
用具有与所述第一导电性相反的第二导电性的第二半导体材料在每个轴中填充所述第一通孔和第二通孔。
28.如权利要求26所述的方法，还包括，在用所述第三电介质材料填充所述第二多个轴中的每一个之前，在所述第一半导体层上沉积衬垫层，且其中所述方法还包括，在用所述第二半导体材料在所述第二个多个轴中每一个中填充所述第一通孔和第二通孔之前，移除所述衬垫层以暴露所述第一半导体层。
29.如权利要求26所述的方法，还包括，在制备所述材料多层之前，在所述半导体衬底的表面上方提供多个导体，每个导体沿着基本上正交于所述第一方向和第二方向中的每一个的第三方向延伸。
30.如权利要求29所述的方法，其中所述导体通过隔离层与所述材料多层隔离，其中在每个轴中蚀刻所述第一通孔和第二通孔还包括蚀刻穿过所述隔离层，以能够在所述第一通孔和第二通孔中的所选通孔中的导电材料之间提供导电路径，并且电连接到所述导体中的对应的导体。
31.如权利要求26所述的方法，还包括在多层堆叠体上方提供多个导体，每个导体沿着基本上正交于所述第一方向和第二方向中的每一个的第三方向延伸。
32.如权利要求31所述的方法，还包括提供导电路径，以使得所述第一通孔和第二通孔中的所选通孔中的所述第二半导体材料能够电连接到所述导体中的一个。
33.如权利要求32所述的方法，还包括：
在所述半导体衬底中提供电路元件；以及
将所述第一通孔和第二通孔中的所选通孔中的所述第二半导体材料电连接到所述电路元件中的对应的电路元件，所述电路元件中的每一个基本上位于其对应的第一通孔和第二通孔下方。
34.如权利要求33所述的方法，还包括在所述电路元件和所述材料多层之间提供隔离层，其中将所述第一通孔和第二通孔中的所选通孔中的所述第二半导体材料中的所选第二半导体材料电连接到其对应的电路元件包括穿过所述隔离层形成导电路径。
35.如权利要求27所述的方法，其中用所述第二半导体材料填充所述第一通孔和第二通孔，且其中随后用低电阻率导体材料填充所述第一通孔和第二通孔。
36.如权利要求27所述的方法，还包括：
选择性地蚀刻填充的沟槽的第二部分以提供沿着所述第一方向延伸的第三多个轴；
在所述第三多个轴中的每一个中共形地沉积电荷存储材料；
在所述第三多个轴中的每一个中的电荷存储材料上共形地沉积具有所述第一导电性的半导体层；以及
用所述第三电介质材料填充所述第三多个轴中的每一个。
37.如权利要求36所述的方法，其中所述第三多个轴中的电荷存储材料具有与所述第二多个轴中的电荷存储材料不同的特性。
38.如权利要求21所述的方法，还包括在所述多层的一端处形成楼梯结构，其中所述楼梯结构具有沿着所述第二方向连续地延伸每个多层的台阶，且其中每个台阶暴露所述多层中的导电层。
39.如权利要求38所述的方法，还包括在所述楼梯结构上提供电绝缘材料，并且沿着所述第一方向提供通孔连接以电连接到所述楼梯结构的每个台阶中的导电层。
40.一种高深宽比蚀刻的方法，包括：
在半导体衬底的表面上方制备多个材料多层，所述多个材料多层沿着基本上正交于所述半导体衬底的表面的第一方向上下叠置，其中每个材料多层包括第一电介质材料的第一层和第一材料的第二层；
提供暴露所述材料多层的表面的第一掩模层以允许多个沟槽在所述材料多层中沿着所述第一方向被蚀刻到所述衬底；
在所述第一掩模层的顶部提供第二掩模层，所述第二掩模层伸入所述第一掩模层中以保护所述材料多层的暴露表面的一部分，使得组合的第一掩模层和第二掩模层仅允许蚀刻所述沟槽中的每隔一个沟槽；
蚀刻所述沟槽中的每隔一个沟槽，并用第二电介质材料填充这些沟槽；
移除所述第二掩模层，使得允许蚀刻所述沟槽中的剩余沟槽；以及
蚀刻所述沟槽中的剩余沟槽，并用所述第二电介质材料填充所述沟槽中的剩余沟槽。
41.如权利要求40所述的方法，其中在所述材料多层中蚀刻所述沟槽涉及深宽比小于40的蚀刻。
42.如权利要求40所述的方法，还包括，在填充所述沟槽中的剩余沟槽之前，用导电材料替换所述第一材料。
43.如权利要求40所述的方法，还包括：
选择性地蚀刻所述填充的沟槽的第一部分以提供沿着所述第一方向延伸的第一多个轴；
在所述第一多个轴中的每一个中共形地沉积电荷存储材料；
在所述电荷存储材料上共形地沉积具有第一导电性的半导体层；以及
用第三电介质材料填充所述第一多个轴中的每一个。
44.如权利要求43所述的方法，还包括：
在每个轴中穿过所述第三电介质材料选择性地蚀刻第一通孔和第二通孔；以及
用具有与所述第一导电性相反的第二导电性的第二半导体材料在每个轴中填充所述第一通孔和第二通孔。
45.如权利要求43所述的方法，还包括，在用所述第三电介质材料填充所述第二多个轴中的每一个之前，在所述第一半导体层上沉积衬垫层，且其中所述方法还包括，在用所述第二半导体材料在所述第二个多个轴中每一个中填充所述第一通孔和第二通孔之前，移除所述衬垫层以暴露所述第一半导体层。
46.如权利要求43所述的方法，还包括，在制备所述材料多层之前，在所述半导体衬底的表面上方提供多个导体，每个导体沿着基本上正交于所述第一方向和第二方向中的每一个的第三方向延伸。
47.如权利要求46所述的方法，其中所述导体通过隔离层与所述材料多层隔离，其中在每个轴中蚀刻所述第一通孔和第二通孔还包括蚀刻穿过所述隔离层，以能够在所述第一通孔和第二通孔中的所选通孔中的导电材料之间提供导电路径，并且电连接到所述导体中的对应的导体。
48.如权利要求43所述的方法，还包括在多层堆叠体上方提供多个导体，每个导体沿着基本上正交于所述第一方向和第二方向中的每一个的第三方向延伸。
49.如权利要求48所述的方法，还包括提供导电路径，以使得所述第一通孔和第二通孔中的所选通孔中的第二半导体材料能够电连接到所述导体中的一个。
50.如权利要求49所述的方法，还包括：
在所述半导体衬底中提供电路元件；以及
将所述第一通孔和第二通孔中的所选通孔中的第二半导体材料电连接到所述电路元件中的对应的电路元件，所述电路元件中的每一个基本上位于其对应的第一通孔和第二通孔下方。
51.如权利要求50所述的方法，还包括在所述电路元件和所述材料多层之间提供隔离层，其中将所述第一通孔和第二通孔中的所选通孔中的第二半导体材料中的所选第二半导体材料电连接到其对应的电路元件包括穿过所述隔离层形成导电路径。
52.如权利要求44所述的方法，其中用所述第二半导体材料部分填充所述第一通孔和第二通孔，且其中随后用低电阻率导体材料填充所述第一通孔和第二通孔。
53.如权利要求44所述的方法，还包括：
选择性地蚀刻填充的沟槽的第二部分以提供沿着所述第一方向延伸的第二多个轴；
在所述第二多个轴中的每一个中共形地沉积电荷存储材料；
在所述第二多个轴中的每一个中的电荷存储材料上共形地沉积具有所述第一导电性的半导体层；以及
用所述第二电介质材料填充所述第三多个轴中的每一个。
54.如权利要求53所述的方法，其中所述第三多个轴中的电荷存储材料具有与所述第二多个轴中的电荷存储材料不同的特性。
55.如权利要求40所述的方法，还包括在所述多层的一端处形成楼梯结构，其中所述楼梯结构具有沿着所述第二方向连续地延伸每个多层的台阶，且其中每个台阶暴露所述多层中的导电层。
56.如权利要求55所述的方法，还包括在所述楼梯结构上提供电绝缘材料，并且沿着所述第一方向提供通孔连接以电连接到所述楼梯结构的每个台阶中的导电层。