本发明涉及半导体制造技术领域，特别是涉及一种金属氧化物半导体场效应晶体管及其制作方法。
背景技术：
对于功率mosfet(金属氧化物半导体场效应晶体管)器件，为了提高器件的重要参数eas(单脉冲雪崩击穿能量)，需要将p-体区的掺杂浓度提高。但是，p-体区掺杂浓度升高，又会造成p-体区的横向扩散太大，而横向扩散大必然会造成器件的面积变大，同时因为p-区的掺杂浓度升高，也会造成器件的工作开启电压过高。所以，在mosfet器件的常规制作流程(图1展示了上述常规制作流程)中，往往先制作一个低掺杂浓度的p-区，再在p-区中制作一个高掺杂浓度的p+区，这样p+区就不会影响到器件的开启电压，也不会使得p-区的横向扩散太大。
图1所示常规制作流程，具体包括以下步骤：
步骤1：如图1中a所示，在n型衬底上的n型外延层上生长栅氧化层(或称栅极介质层)；在栅氧化层上生长多晶硅，并经过光刻、刻蚀，制作出多晶栅极；
步骤2：如图1中b所示，进行p-体区的注入和驱入；
步骤3：如图1中c所示，进行n+源区的光刻和注入；
步骤4：如图1中d所示，生长氮化硅层，并进行p+区的注入；
步骤5：如图1中e所示，生长介质层，并进行接触孔的光刻和刻蚀；
步骤6：如图1中f所示，生长金属层，并进行金属层的光刻和刻蚀。
但是，这种制作方法得到的p+区存在的区域太小，扩散深度也不够，这样一来对器件的eas的改善效果还不够明显。
技术实现要素：
基于此，有必要提供一种金属氧化物半导体场效应晶体管及其制作方法，以提高金属氧化物半导体场效应晶体管的eas(单脉冲雪崩击穿能量)。
一种金属氧化物半导体场效应晶体管，包括：
n型基底，所述n型基底的一侧具有间隔设置在第一沟槽和第二沟槽；所述n型基底具有第一p-体区、第二p-体区、第一n+区和第二n+区；所述第一n+区位于所述第一沟槽的远离所述第二沟槽的一侧，所述第一p-体区包围所述第一n+区并且延伸至所述第一沟槽的靠近所述第二沟槽的一侧；所述第二n+区位于所述第二沟槽的远离所述第一沟槽的一侧，所述第二p-体区包围所述第二n+区并且延伸至所述第一沟槽的靠近所述第二沟槽的一侧；
栅氧化层，覆盖所述n型基底及各沟槽的内壁；以及
多晶硅层，覆盖所述栅氧化层的位于所述第一沟槽和所述第二沟槽之间的部分，并且填充所述第一沟槽和所述第二沟槽。
在其中一个实施例中，各沟槽的深度为0.1μm～2.0μm。
在其中一个实施例中，所述n型基底为n型衬底或者包括n型衬底和形成于n型衬底上的n型外延层。
在其中一个实施例中，所述金属氧化物半导体场效应晶体管还包括介质层，所述介质层覆盖所述栅氧化层及所述多晶硅层。
在其中一个实施例中，所述金属氧化物半导体场效应晶体管还包括第一金属层，所述第一金属层设置在所述介质层上。
在其中一个实施例中，所述金属氧化物半导体场效应晶体管还包括第二金属层，所述第二金属层设置在所述n型基底的远离所述栅氧化层的一侧。
一种金属氧化物半导体场效应晶体管的制作方法，包括以下步骤：
在n型基底上制作间隔设置的第一沟槽和第二沟槽；
在所述n型基底上制作栅氧化层，所述栅氧化层覆盖所述n型基底及各沟槽的内壁；
在所述栅氧化层上制作多晶硅层，所述多晶硅层覆盖所述栅氧化层的位于所述第一沟槽和所述第二沟槽之间的部分，并且所述多晶硅层填充所述第一沟槽和所述第二沟槽；
以所述多晶硅层为阻挡，进行p型离子的注入，以在所述第一沟槽的远离所述第二沟槽的一侧形成第一p-区，在所述第二沟槽的远离所述第一沟槽的一侧形成第二p-区；
进行所述p型离子的驱入，使所述第一p-区中的所述p型离子扩散至所述第一沟槽的靠近所述第二沟槽的一侧，形成第一p-体区，使所述第二p-区中的所述p型离子扩散至所述第二沟槽靠近所述第一沟槽的一侧，形成第二p-体区；
进行n型离子的注入，以在所述第一沟槽的远离所述第二沟槽的一侧形成第一n+区，在所述第二沟槽的远离所述第一沟槽的一侧形成第二n+区。
在其中一个实施例中，所述p型离子为硼离子。
在其中一个实施例中，所述p型离子的注入的剂量为1×1013个/cm2～1×1015个/cm2，能量为50kev～300kev。
在其中一个实施例中，所述p型离子的驱入的温度为1100℃～1200℃，时间为50min～300min。
在其中一个实施例中，所述n型离子为砷离子或磷离子。
在其中一个实施例中，所述n型离子的注入的剂量为1×1015个/cm2～5×1016个/cm2，能量为50kev～300kev。
在其中一个实施例中，所述第一沟槽和所述第二沟槽的制作方法包括以下步骤：
在所述n型基底上制作图案化的初始氧化层；
以所述初始氧化层为掩膜，通过光刻和刻蚀在所述n型衬底上形成沟槽；
去除所述初始氧化层。
与现有方案相比，上述金属氧化物半导体场效应晶体管及其制作方法具有以下有益效果：
上述金属氧化物半导体场效应晶体管及其制作方法，在n型基底的一侧设有间隔设置在第一沟槽和第二沟槽，栅氧化层覆盖n型基底及各沟槽的内壁，多晶硅层覆盖栅氧化层的位于第一沟槽和第二沟槽之间的部分，并且填充第一沟槽和第二沟槽。进行p型离子的注入时，提高p型离子的注入剂量，由于多晶硅层的阻挡作用，位于第一沟槽和第二沟槽之间且靠近其中一沟槽的区域(a区域)、沟槽下方的区域(b区域)以及位于a区域和b区域下方的c区域没有p型离子的掺杂。后续进行p型离子的驱入时，p型离子扩散至a区域、b区域和c区域，而由于第一沟槽和第二沟槽的横向阻挡作用，不会使得p-区的横向扩散太大，同时沟道区的掺杂浓度也不会太高，不至于影响到器件的工作开启电压，因为p-区的剂量相对传统做法提高了，所以就会使得整个p-区的掺杂浓度提高，大大提升了器件的eas参数。
附图说明
图1为一种常规的金属氧化物半导体场效应晶体管的制作流程示意图，其中，a～f为各步骤得到的结构的示意图；
图2为一实施例的金属氧化物半导体场效应晶体管的结构示意图；
图3为一实施例的金属氧化物半导体场效应晶体管的制作流程图；
图4为图2所示金属氧化物半导体场效应晶体管的的制作流程示意图，其中，a～h为各步骤得到的结构的示意图。
如图标记：
金属氧化物半导体场效应晶体管100；n型基底110；第一沟槽111；第二沟槽112；栅氧化层120；多晶硅层130；介质层140；接触孔141；第一金属层150；第一p-区101；第二p-区102；第一p-体区103；第二p-体区104；第一n+区105；第二n+区106。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的较佳实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容的理解更加透彻全面。
需要说明的是，当元件被称为“设置于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“和/或”包括一个或多个相关的所列项目的任意的和所有的组合。
在本发明中，p-代表轻掺杂浓度的p型离子，n+代表重掺杂浓度的n型离子。
如图2所示，本发明一实施例的金属氧化物半导体场效应晶体管100，包括n型基底110、栅氧化层120以及多晶硅层130。
n型基底110的一侧具有间隔设置在第一沟槽111和第二沟槽112。
可以理解，n型基底110可以是n型衬底，也可以是包括n型衬底和形成于n型衬底上的n型外延层，第一沟槽111和第二沟槽112设置在n型外延层上。
第一沟槽111和第二沟槽112可平行设置。第一沟槽111和第二沟槽112可以是但不限于方形槽、圆形槽、v形槽等。在图2所示的具体示例中，第一沟槽111和第二沟槽112均为方形槽。
在其中一个示例中，第一沟槽111和第二沟槽112的深度为0.1μm～2.0μm。在一个具体的示例中，第一沟槽111和第二沟槽112的深度为1.0μm。
n型基底110具有第一p-体区103、第二p-体区104、第一n+区105和第二n+区106。
第一n+区105位于第一沟槽111的远离第二沟槽112的一侧，第一p-体区103包围第一n+区105并且延伸至第一沟槽111的靠近第二沟槽112的一侧。第二n+区106位于第二沟槽112的远离第一沟槽111的一侧，第二p-体区104包围第二n+区106并且延伸至第一沟槽111的靠近第二沟槽112的一侧。
在图示的示例中，第一p-体区103和第一n+区105整体包围第一沟槽111，第二p-体区104和第二n+区106整体包围第二沟槽112。
在图示的示例中，第一p-体区103和第二p-体区104之间无接触。
栅氧化层120，覆盖n型基底110及各沟槽的内壁。
在其中一个示例中，栅氧化层120的厚度为0.02μm～0.20μm。在一个具体的示例中，栅氧化层120的厚度为0.10μm。
多晶硅层130覆盖栅氧化层120的位于第一沟槽111和第二沟槽112之间的部分，并且填充第一沟槽111和第二沟槽112。
在其中一个示例中，多晶硅层130位于栅氧化层120上的部分的厚度为0.3μm～0.8μm。在一个具体的示例中，多晶硅层130位于栅氧化层120上的部分的厚度为0.6μm。
进行p型离子的驱入处理时，p型离子扩散至位于第一沟槽111和第二沟槽112之间且靠近其中一沟槽的区域(图中所示a区域)、沟槽下方的区域(图中所示b区域)以及位于a区域和b区域下方的c区域。由于多晶硅层130填充第一沟槽111和第二沟槽112，对p型离子的扩散形成横向阻挡作用，使得a区域和b区域的掺杂浓度大大降低。因此，即便p-体区注入时的剂量提高，也可以保证a区域和b区域的掺杂浓度保持一个较低的水平，不至于影响到器件的工作开启电压。
此外，常规mosfet器件的制作流程为了使得器件的面积尽量的小，p-体区的驱入深度越来越小，这样一来，p-区的横向扩散尺寸变小，器件沟道变短，当器件加方向偏压时，沟道处容易出现漏电现象。
而本发明的金属氧化物半导体场效应晶体管100的沟道区包括b区域和a区域，沟道的长度大大增加了，可以避免沟道短导致的沟道漏电问题。
在其中一个示例中，金属氧化物半导体场效应晶体管100还包括介质层140，介质层140覆盖栅氧化层120及多晶硅层130。
在其中一个示例中，介质层140包括未掺杂的二氧化硅层和磷硅玻璃层。未掺杂的二氧化硅层的厚度可以为0.1μm～0.3μm，磷硅玻璃层的厚度可以为0.7μm～0.9μm。
在其中一个示例中，金属氧化物半导体场效应晶体管100还包括第一金属层150，第一金属层150设置在介质层140上。
在其中一个示例中，第一金属层150的材质为铝/硅/铜合金。
在其中一个示例中，金属氧化物半导体场效应晶体管100还包括第二金属层(图未示)，第二金属层设置在n型基底110的远离栅氧化层120的一侧。
在其中一个示例中，第二金属层为钛层、镍层和银层构成的复合层。
进一步地，请结合图3和图4，本发明一实施例的金属氧化物半导体场效应晶体管的制作方法，包括以下步骤：
步骤s210，如图4中a所示，在n型基底110上制作间隔设置的第一沟槽111和第二沟槽112。
可以理解，n型基底110可以是n型衬底，也可以是包括n型衬底和形成于n型衬底上的n型外延层。
第一沟槽111和第二沟槽112可以是但不限于方形槽、圆形槽、v形槽等。在图示的具体示例中，第一沟槽111和第二沟槽112均为方形槽。
在其中一个示例中，第一沟槽111和第二沟槽112的深度为0.1μm～2.0μm。
在其中一个示例中，第一沟槽111和第二沟槽112通过以下方法制作：
在n型基底110上制作图案化的初始氧化层，例如在800℃～1200℃的温度下热生长一层初始氧化层，初始氧化层的厚度可为0.02μm～0.50μm；
然后，以初始氧化层为掩膜，通过光刻和刻蚀形成沟槽；
然后，去除初始氧化层，即得到图4中a所示结构。
步骤s220，如图4中b所示，在n型基底110上制作栅氧化层120，栅氧化层120覆盖n型基底110及各沟槽的内壁。
在其中一个示例中，在900℃～1200℃温度下热生长形成栅氧化层120，栅氧化层120的厚度为0.02μm～0.20μm。
步骤s230，如图4中c所示，在栅氧化层120上制作多晶硅层130，多晶硅层130覆盖栅氧化层120的位于第一沟槽111和第二沟槽112之间的部分，并且多晶硅层130填充第一沟槽111和第二沟槽112。
在其中一个示例中，在500℃～800℃温度下热生长形成多晶硅层130，多晶硅层130位于栅氧化层120上的部分的厚度为0.3μm～0.8μm。
步骤s240，如图4中d所示，以多晶硅层130为阻挡，进行p型离子的注入，以在第一沟槽111的远离第二沟槽112的一侧形成第一p-区101，在第二沟槽112的远离第一沟槽111的一侧形成第二p-区102。
其中，p型离子可选择硼离子。
在其中一个示例中，p型离子的注入的剂量为1×1013个/cm2～1×1015个/cm2，能量为50kev～300kev。
步骤s250，如图4中e所示，进行p型离子的驱入，使第一p-区101中的p型离子扩散至第一沟槽111的靠近第二沟槽112的一侧，形成第一p-体区103，使第二p-区102中的p型离子扩散至第二沟槽112靠近第一沟槽111的一侧，形成第二p-体区104。
如图所示，在步骤s240中，由于多晶硅层130的阻挡作用，位于第一沟槽111和第二沟槽112之间且靠近其中一沟槽的区域(图中所示a区域)、沟槽下方的区域(图中所示b区域)以及位于a区域和b区域下方的c区域没有p型离子的掺杂。
通过步骤s250的驱入处理，p型离子扩散至a区域、b区域和c区域，而由于第一沟槽111和第二沟槽112的横向阻挡作用，使得a区域和b区域的掺杂浓度大大降低。因此，即便p-体区注入时的剂量提高，也可以保证a区域和b区域的掺杂浓度保持一个较低的水平，不至于影响到器件的工作开启电压。
同时，器件的沟道区包括b区域和a区域，沟道的长度大大增加了，可以避免沟道短导致的沟道漏电问题。
在其中一个示例中，p型离子的驱入的温度为1100℃～1200℃，时间为50min～300min。
步骤s260，如图4中f所示，进行n型离子的注入，以在第一沟槽111的远离第二沟槽112的一侧形成第一n+区105，在第二沟槽112的远离第一沟槽111的一侧形成第二n+区106。
其中，n型离子可以是砷离子或磷离子。
在其中一个示例中，n型离子的注入的剂量为1×1015个/cm2～5×1016个/cm2，能量为50kev～300kev。
如图4中g所示，在其中一个示例中，金属氧化物半导体场效应晶体管100的制作方法还包括：
步骤s270，制作覆盖栅氧化层120及多晶硅层130的介质层140。
在制作完介质层140后，通过光刻和刻蚀，形成接触孔141。
在其中一个示例中，介质层140包括未掺杂的二氧化硅层和磷硅玻璃层。未掺杂的二氧化硅层的厚度可以为0.1μm～0.3μm，磷硅玻璃层的厚度可以为0.7μm～0.9μm。
如图4中h所示，在其中一个示例中，金属氧化物半导体场效应晶体管100的制作方法还包括：
步骤s280，在介质层140上制作第一金属层150。
第一金属层150可进一步进行常规需要的光刻和刻蚀。
金属层通过贯穿介质层140的接触孔141与多晶硅层130以及第一n+区105、第二n+区106接触。
在其中一个示例中，金属氧化物半导体场效应晶体管100的制作方法还包括：
步骤s290，在n型基底110的远离栅氧化层120的一侧制作第二金属层。
以下以一具体示例的金属氧化物半导体场效应晶体管的制作方法为例对本发明作进一步说明。
一具体示例的金属氧化物半导体场效应晶体管100的制作方法包括以下步骤：
1，在包括n型衬底和形成于n型衬底上的n型外延层(n型基底110)
上热制作一图案化的初始氧化层，初始氧化层的生长温度为1000℃，厚度约为0.3μm。
2，以初始氧化层为掩膜，通过光刻和刻蚀在n型基底110上形成第一沟槽111和第二沟槽112，第一沟槽111和第二沟槽112的深度为0.9μm，第一沟槽111和第二沟槽112平行设置。
3，去除上述初始氧化层，得到图4中a所示的结构。
4，如图4中b所示，在n型基底110上制作栅氧化层120，栅氧化层120覆盖n型基底110及各沟槽的内壁，生长温度为1000℃，栅氧化层120的厚度为0.12μm。
5，如图4中c所示，在栅氧化层120上制作多晶硅层130，多晶硅层130覆盖栅氧化层120的位于第一沟槽111和第二沟槽112之间的部分，并且多晶硅层130填充第一沟槽111和第二沟槽112，生长温度为700℃，多晶硅层130位于栅氧化层120上的部分的厚度为0.6μm。
6，如图4中d所示，以多晶硅层130为阻挡，进行硼离子的注入，剂量约为1×1014个/cm2，能量为100kev，在第一沟槽111的远离第二沟槽112的一侧形成第一p-区101，在第二沟槽112的远离第一沟槽111的一侧形成第二p-区102。
7，如图4中e所示，进行硼离子的驱入，温度为1200℃，时间为200min，使第一p-区101中的p型离子扩散至第一沟槽111的靠近第二沟槽112的一侧，形成第一p-体区103，使第二p-区102中的p型离子扩散至第二沟槽112靠近第一沟槽111的一侧，形成第二p-体区104。
8，如图4中f所示，进行n型离子的注入，剂量为3×1016个/cm2，能量为100kev，在第一沟槽111的远离第二沟槽112的一侧形成第一n+区105，在第二沟槽112的远离第一沟槽111的一侧形成第二n+区106。
9，如图4中g所示，制作覆盖栅氧化层120及多晶硅层130的介质层140，介质层140包括厚度为0.2μm的未掺杂的二氧化硅层和厚度为0.8μm的磷硅玻璃层，通过光刻和刻蚀，形成接触孔141。
10，如图4中h所示，在介质层140上制作第一金属层150，金属层通过贯穿介质层140的接触孔141与多晶硅层130以及第一n+区105、第二n+区106接触，并对第一金属层150进行光刻和刻蚀。
11，在n型基底110的远离栅氧化层120的一侧制作第二金属层。
上述金属氧化物半导体场效应晶体管及其制作方法，在n型基底110的一侧设有间隔设置在第一沟槽111和第二沟槽112，栅氧化层120覆盖n型基底110及各沟槽的内壁，多晶硅层130覆盖栅氧化层120的位于第一沟槽111和第二沟槽112之间的部分，并且填充第一沟槽111和第二沟槽112。进行p型离子的注入时，提高p型离子的注入剂量，由于多晶硅层130的阻挡作用，位于第一沟槽111和第二沟槽112之间且靠近其中一沟槽的区域(a区域)、沟槽下方的区域(b区域)以及位于a区域和b区域下方的c区域没有p型离子的掺杂。后续进行p型离子的驱入时，p型离子扩散至a区域、b区域和c区域，而由于第一沟槽111和第二沟槽112的横向阻挡作用，不会使得p-区的横向扩散太大，同时沟道区的掺杂浓度也不会太高，不至于影响到器件的工作开启电压，因为p-区的剂量相对传统做法提高了，所以就会使得整个p-区的掺杂浓度提高，大大提升了器件的eas参数。
此外，上述金属氧化物半导体场效应晶体管100的沟道区包括b区域和a区域，沟道的长度大大增加了，可以避免沟道短导致的沟道漏电问题。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。