专利名称：Ldmos场效应晶体管及其制作方法
技术领域：
本发明涉及半导体制作领域，尤其涉及一种LDMOS (横向双扩散金属氧化物半导体)场效应晶体管及其制作方法。
背景技术：
在双扩散MOS场效应晶体管(D-MOSFET)中，利用两次反型杂质扩散的结深之差来精确控制沟道长度。DMOS与CMOS器件结构类似，也有源、漏、栅等电极，但是漏端击穿电压闻。DMOS主要有两种类型，垂直双扩散金属氧化物半导体场效应晶体管VDM0SFET(vertical double-diffused M0SFET)和横向双扩散金属氧化物半导体场效应晶体管LDMOSFET (lateral double-diffused MOSFET)。LDMOS由于更容易与CMOS工艺兼容而被广泛采用。在高压功率集成电路中常采用高压LDMOS满足耐高压、实现功率控制等方面的要求。与MOS场效应晶体管相比，LDMOS场效应晶体管在关键的器件特性方面，如增益、线性度、开关性能、散热性能以及减少级数等方面优势很明显。LDMOS是一种双扩散结构的功率器件。其制作方式是在相同的源/漏区域注入两次，其典型的方式如一次注入浓度较大(典型注入剂量IO1Vcm2)的砷(As)，另一次注入浓度较小(典型剂量IO1Vcm2)的硼(B)。注入之后再进行一个高温推进过程，由于硼扩散比砷快，所以在栅极边界下会沿着横向扩散更远，形成一个有浓度梯度的沟道，它的沟道长度由这两次横向扩散的距离之差决定。其中，LDMOS (横向扩散金属氧化物半导体)场效应晶体管的结构及杂质浓度的分布见图I。其结构形成在N-型衬底100上，包括源极110、漏极330和栅极220，如图I的上半部分所示。在源极110的区域，其掺杂为两次反型掺杂，即为较浅的N+型掺杂区和较深的P型掺杂区。图I的下半部分为上述结构对应区域的杂质浓度示意图，其中纵向的高度代表杂质浓度的大小。源区I即为较浅的N+型掺杂，沟道2的宽度即为两次掺杂的结深之差L。漏区4为较浅的N+型掺杂区。为了增加击穿电压，在源区I和漏区4之间有一个漂移区3。普通的N沟道MOSFET是N+-P-N+结构，而在LDMOS场效应晶体管中则是N+-P-N—N+结构，也就是说在沟道2和漏区4之间插入了一个长度为L’的N-漂移区3。LDMOS中的漂移区是该类器件设计的关键，漂移区的杂质浓度比较低，因此，当LDMOS接高压时，漂移区由于是高阻，能够承受更高的电压。对LDMOS而言，外延层(衬底100)的厚度、掺杂浓度、漂移区的长度是其最重要的特性参数。我们可以通过增加漂移区的长度以提高击穿电压，但是这会增加芯片面积和导通电阻。高压LDMOS器件耐压和导通电阻取决于外延层的浓度、厚度及漂移区长度的折中选择。在LDMOS结构尺寸条件一定的条件下，漂移区浓度条件是决定器件耐压的主要因素。漂移区越浓，则在相同的漏极电压下其耗尽区面积越小，因此电场线越集中，越容易发生雪崩击穿。因此漂移区的浓度要尽量小，从而获得较大的耗尽区面积。但是如果漂移区的浓度过小，那么它在较小的漏极电压下就会完全耗尽。当漏极电压进一步升高的时候，耗尽区会从漂移区扩展到漏极的N+区(以NLDMOS为例)。由于N+的浓度极大，因此扩展到此处的耗尽区宽度极小，从而在此处形成局部的大电场，引起雪崩击穿。漂移区的浓度越大，则其电阻率越低。因此在尺寸固定的条件下，漂移区越浓，则其寄生电阻越大，增加器件的导通电阻Rdson。因为耐压和导通阻抗对于外延层的浓度和厚度的要求是矛盾的。高的击穿电压要求厚的轻掺杂外延层和长的漂移区，而低的导通电阻则要求薄的重掺杂外延层和短的漂移区，因此必须选择最佳外延参数和漂移区长度，以便在满足一定的源漏击穿电压的前提下，得到最小的导通电阻。
发明内容
本发明的目的是提供一种简单易行的方式来有效增大LDMOS场效应晶体管的击穿电压。 为实现上述目的，本发明提供一种LDMOS场效应晶体管的制作方法，包括提供半导体衬底；在所述半导体衬底表面形成开口 ；利用掩模图形作为掩模，进行离子注入，以在所述开口处形成漏极缓变掺杂区，所述掩模图形至少暴露所述开口，所述漏极缓变掺杂区环绕所述开口，包括位于所述开口两侧的侧部及位于所述开口下方的凸出部；在所述漏极缓变掺杂区内形成漏区。可选的，形成漏极缓变掺杂区后，另包括形成栅极的步骤。可选的，所述制作方法另包括形成栅极的步骤，所述栅极与所述开口在同时形成；形成所述栅极与所述开口的步骤包括在半导体衬底上形成栅极材料层；选择性刻蚀所述栅极材料层，以形成过栅结构、漏极掩模结构，所述过栅结构与所述漏极掩模结构之间存在间隔，所述过栅结构覆盖了待形成栅极的区域及待形成漏极缓变掺杂区的一部分区域，所述过栅结构、漏极掩模结构与所述间隔共同占据了待形成栅极的区域与待形成漏极缓变掺杂区的区域；形成光刻胶掩模，所述光刻胶掩模暴露待形成漏极缓变掺杂区的区域；以光刻胶掩模作为掩模，刻蚀过栅结构、漏极掩模结构及半导体衬底，在该刻蚀中，过栅结构被去除一部分而形成所述栅极，所述漏极掩模结构被除去，所述间隔下方的半导体衬底形成所述开口。可选的，利用所述光刻胶掩模作为所述掩模图形，进行所述离子注入。可选的，形成漏极缓变掺杂区后，在所述开口内填充氧化物，以形成氧化物隔离结构。可选的,所述LDMOS场效应晶体管还包括源区及栅极,在所述LDMOS场效应晶体管的漏区、源区及栅极制作完成后，进行所述形成氧化物隔离结构的步骤；所述形成氧化物隔离结构的步骤，包括
在半导体衬底表面形成层间介质层，所述层间介质层覆盖所述漏区、源区及栅极，并填充在所述开口内形成所述氧化物隔离结构；形成所述层间介质层后，在所述漏区、源区、栅极上方的层间介质层内形成漏区接触孔、源区接触孔、栅极接触孔。可选的，所述在半导体衬底上形成栅极材料层的步骤之前还包括进行离子注入形成源极缓变掺杂区的步骤。可选的，栅极形成后，还包括形成浅掺杂漏区、漏极掺杂区以及形成浅掺杂源区、源极掺杂区的步骤。 本发明另提供有一种LDMOS场效应晶体管，所述LDMOS场效应晶体管形成在半导体衬底上，包括栅极，所述栅极形成在所述半导体衬底表面上；形成在半导体衬底表面下的漏极缓变掺杂区，所述漏极缓变掺杂区位于所述栅极的一侧；氧化物隔离结构，所述氧化物隔离结构位于半导体衬底内，且与所述栅极具有间距；其中，所述漏极缓变掺杂区环绕所述氧化物隔离结构，包括位于所述氧化物隔离结构两侧的侧部及位于所述氧化物隔离结构下方的凸出部。可选的，所述凸出部的厚度和所述栅极的栅极材料层的厚度相同。可选的，所述LDMOS场效应晶体管还包括浅掺杂漏区、漏极掺杂区以及浅掺杂源区、源极惨杂区。可选的，另包括接连在所述漏极掺杂区上的漏极接触孔、接连在所述源极掺杂区上的源极接触孔。与现有技术相比，本发明具有以下优点本发明的LDMOS场效应晶体管的漏极和栅极之间的漏极缓变区为一个往衬底较深处具有凸出部的掺杂区域，使得漂移区的电势沿着凸出部变化，即增大电势变化的路径，增大了 LDMOS场效应晶体管的击穿电压。
图I是现有技术中一种LDMOS场效应晶体管的结构示意图及其各区域的杂质浓度的分布图；图2是形成本发明实施例的LDMOS场效应晶体管的工艺流程图；图3至图11是形成本发明实施例的LDMOS场效应晶体管的示意图。
具体实施例方式本发明提供一种新的LDMOS场效应晶体管和其制作方法。本发明的LDMOS场效应晶体管的漏极和栅极之间的漏极缓变区为一个往衬底较深处具有凸出部的掺杂区域，使得漂移区的电势可沿着凸出部变化，即增加了电势变化的路径。也就是说，利用本发明LDMOS场效应晶体管的设计可以在不增大漏极缓变区在衬底表面所占用的水平宽度，也即不增大芯片面积的情况下，提高了 LDMOS场效应晶体管漏极电压的承受能力，即增大了 LDMOS场效应晶体管的击穿电压。并且，本发明提供的形成具有凸出部的漏极缓变区的掺杂区域的制作方法与现有的制作LDMOS场效应晶体管的工艺兼容；也没有在现有的LDMOS场效应晶体管的制作工艺中增加新的光刻步骤，即不需要形成新的掩模板，没有增加工艺复杂度、成本。为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式
做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以 很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施的限制。本发明一个实施例提供的LDMOS场效应晶体管的制作方法具体如下步骤SI :提供半导体衬底。提供的半导体衬底400，如图3所示。其可以为体硅衬底、砷化镓衬底或SOI衬底等。在本实施例中，半导体衬底400为常用的体硅衬底，晶向〈100〉，表面有一层N型外延层(图中所示均为外延层部分)。按照LDMOS场效应晶体管的原理，当外延层较厚时，击穿电压主要由漏端和外延层之间的PN结来承担，整个器件的击穿电压也就由这个PN结来决定了。但是当外延层减薄到一定程度后，在高压下外延层很容易耗尽，使得器件的表面电场小于硅临界电场，即由纵向的外延层和硅表面所形成的PN结来决定器件的击穿电压，击穿电压也由此提高。也正因为硅表面和外延层所形成的结决定了击穿电压，当外延层在一最优值后继续变薄，击穿电压反而会减少。而在本实施例中，以其外延层足够厚，其击穿电压由漏端和外延层之间的PN结来决定。所述半导体衬底400包括源极区域、漏极区域、栅极区域。这里的源极区域和漏极区域是较宽泛的区域，不仅包括了将形成源极/漏极的区域，还包括了其附近的掺杂形成的缓变区。这三个区域由后续各个步骤中光刻的图案来决定。步骤S2 :在源极区域进行离子注入，形成源极缓变掺杂区。在所述半导体衬底400上形成光刻胶，所述光刻胶暴露出所述源极区域。然后进行离子注入，在源极区域形成P型源极缓变掺杂区31，所形成的源极缓变掺杂区如图4所示。在本实施例中，注入的杂质为B+ (重掺杂硼)，注入能量70Kev，注入剂量为lel3/cm2。进行离子注入后，还需要进行扩散，扩散温度为1100°C，在N2环境下进行30min。步骤S3 :在所述半导体衬底上形成栅绝缘层。形成栅绝缘层401的方式为干氧氧化形成氧化硅层，具体的，氧化温度为950°C，氧化时间为15min。形成的栅绝缘层401厚度为IOOA 450A左右。步骤S4 :在所述栅绝缘层上形成栅极材料层。利用化学气相沉积的方式在所述栅绝缘层401上形成多晶硅层作为栅极材料层402，其厚度为1500A 4500 A左右。在形成多晶硅层后，可以进行掺杂以提高其导电性。在本实施例中，对多晶硅层进行多晶扩磷的工艺，扩散温度为940°C，扩散时间为lOmin，需要扩磷后的多晶硅的方块电阻为20Ω 30Ω的范围内。经过步骤S4后形成的结构如图4所示。步骤S5 :刻蚀所述栅极材料层和所述栅绝缘层，形成过栅结构和漏极掩模结构。
利用干法刻蚀，刻蚀所述栅极材料层402和所述栅绝缘层401，如图5所示，形成过栅结构51和漏极掩模结构54。其中，过栅结构51和位于源极区域的源极缓变掺杂区31具有较大面积的重叠。此步骤中形成的过栅结构51的宽度为第一宽度，其还和设定好的漏极区域(未图示)一端有部分重叠。漏极区域的另一端上方为漏极掩模结构54。所述漏极掩模结构54与所述过栅结构51具有一定的间隔，这个间隔为第一间距A。所述过栅结构51、漏极掩模结构54与间隔共同占据了待形成栅极的区域与待形成漏极缓变掺杂区的区域。步骤S6 :形成栅极和开口。形成具有漏极区域图形的光刻胶掩模7覆盖在栅极材料层401上，如图6所示，而暴露出所述过栅结构51的一部分、漏极掩模结构54、过栅结构51与漏极掩模结构54之间的半导体衬底400三个部分。然后进行刻蚀工艺，刻蚀过栅结构51、漏极掩模结构54、过栅结构51与漏极掩模结构54之间的半导体衬底400。所述刻蚀进行至所述栅绝缘层401，使 得暴露出来的过栅结构51的部分和漏极掩模结构54上的多晶硅层全被刻蚀掉。同时，过栅结构51与漏极掩模结构54之间的半导体衬底400也被刻蚀掉同多晶娃层厚度一样深度的硅，形成了开口 56，所述开口 56的深度同多晶硅层厚度相等。所述开口 56的宽度为之前步骤中漏极掩模结构54与所述过栅结构51之间的第一间距A。此时，过栅结构51的宽度也缩小了，形成为具有第二宽度的栅极52。如图6所示。需要补充说明的是，栅绝缘层402由于厚度很薄，在刻蚀栅极材料层401时可以一起被刻蚀掉。步骤S7 :对漏极区域进行离子注入，形成漏极缓变掺杂区。继续以前一步骤刻蚀工艺结束后的光刻胶掩模7为掩模进行离子注入，以在漏极区域形成漏极缓变掺杂区，如图8所示。注入离子的类型为N型，注入离子为磷，注入能量为60kev。进行离子注入后,还需要进行扩散,扩散温度为1000°(,在N2环境下进行5min。去除光刻胶掩模7,如图9所不，由于半导体衬底表面开口 56的存在,而注入离子在半导体衬底400中的深度都一样，使得形成的漏极缓变掺杂区剖面形状与开口 56的形状相吻合，往衬底较深处具有凸出部，且凸出部的厚度和开口的深度相同，也和栅极材料层的厚度相同。即，所述漏极缓变掺杂区32的形状不是整齐的，而是具有凸出的曲面的，这样，在水平面积不变的情况下，增加了所述漏极缓变掺杂区的表面积。在本实施例中，栅极与漏极缓变掺杂区的过程是交织在一起形成的。本说明书不对具体的工艺过程做限定，只是作为较优的方案，本实施例中采用前述步骤S3到S7的方法，这样的工艺过程具有较优的效果其只利用了一次光刻掩模就完成了刻蚀形成栅极和开口以及进行离子注入形成具有特殊构造的漏极缓变掺杂区(具有凸出部)。且这样的方法形成的漏极缓变区的边缘能够更精准的只处于栅极结构的边缘，避免了由于漏极缓变区的边缘与栅极重合而引起的增大击穿电压的影响。在其它实施例中，也可以先在半导体衬底内形成开口，利用上述开口进行离子注入形成如上述实施例中所示、具特殊构造的漏极缓变掺杂区；在漏极缓变掺杂区形成后，再依次形成栅极、源/漏区等结构。具体工艺过程为本领域技术人员通用技术，在此不详细介绍。步骤S8 :在漏极区域形成浅掺杂漏区36、漏极掺杂区38以及在源极区域形成浅掺杂源区37、源极掺杂区39。
通过离子注入在漏极区域形成较小的浅掺杂漏区36和在源极区域形成浅掺杂源区37，所述浅掺杂漏区36和浅掺杂源区37为N型杂质，本实施例中以注入磷为例，注入的能量为60kev，注入的剂量为2. 6el2/cm2。然后再进行源漏注入，即在浅掺杂漏区36之下进行漏极掺杂区38和在浅掺杂源
区39之下进行源极掺杂区37等。注入杂质为磷，注入能量为80kev，注入剂量为I. 0el3/
2
cm ο形成如图10所示的所述浅掺杂漏区36、漏极掺杂区38、浅掺杂源区39、源极掺杂区37。 步骤S9 :在半导体衬底表面形成层间介质层，所述层间介质层填充在开口内形成隔离结构。利用沉积或旋涂的方式在半导体衬底表面形成层间介质层410，所述层间介质层410为绝缘氧化物，如氧化硅、低介电常数材料、超低介电常数材料等。同时，前面工艺中形成的开口 56中也填满了绝缘氧化物而形成隔离结构58。即开口 56内不会导电。而漏极缓变掺杂区32环绕所述开口 56内的隔离结构58，其包括位于所述开口 56两侧的侧部及位于所述开口下方的凸出部。当LDMOS工作的时候，漏极电压的电势降低是在漏极缓变掺杂区中沿着围绕所述隔离结构58进行的，这样电势降低的路径是曲线的，其距离大于直线距离。故具有相同直线宽度漂移区的一般LDMOS场效应晶体管和本发明的LDMOS场效应晶体管的相比较，本发明的LDMOS场效应晶体管能够承受的击穿电压能够得到增大。步骤SlO :在漏极掺杂区、源极掺杂区上方的层间介质层内形成漏极接触孔、源极接触孔。如图11，利用刻蚀工艺，在源漏区上形成接触孔50。然后在接触孔50中填充金属，即形成好本发明的LDMOS场效应晶体管。本发明的LDMOS场效应晶体管的具体结构如图11所示，其包括形成在半导体衬底上的栅极52，以及位于栅极52左右两端、形成在半导体衬底中源极缓变掺杂区31和漏极缓变掺杂区32。其中，栅极包括栅绝缘层401和栅极材料层402 ;源极缓变掺杂区31为平坦的掺杂层，和栅极52具有部分重叠；一氧化物隔离结构58形成在半导体衬底表面，并与栅极52具有一定的间距。漏极缓变掺杂区32紧贴栅极52的边缘，且环绕所述氧化物隔离结构58，包括位于所述氧化物隔离结构58两侧的侧部及其下方的凸出部。本发明的LDMOS场效应晶体管还包括浅掺杂漏区36、漏极掺杂区38、浅掺杂源区37、源极掺杂区39 ；所述浅掺杂源区37和源极掺杂区39，位于所述源极缓变掺杂区31中。所述浅掺杂源区37和源极掺杂区39的两端边缘分别与源极缓变掺杂区31和栅极52的边缘靠近。所述浅掺杂漏区36和漏极掺杂区38,位于所述漏极缓变掺杂区32中，所述浅掺杂漏区36和漏极掺杂区38的两端边缘分别与漏极缓变掺杂区32和氧化物隔离结构58远离栅极52 —边的边缘靠近。以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。
虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单 修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
权利要求
1.ー种LDMOS场效应晶体管的制作方法，其特征在于，包括 提供半导体衬底； 在所述半导体衬底表面形成开ロ； 利用掩模图形作为掩模，进行离子注入，以在所述开ロ处形成漏极缓变掺杂区，所述掩模图形至少暴露所述开ロ，所述漏极缓变掺杂区环绕所述开ロ，包括位于所述开ロ两侧的侧部及位于所述开口下方的凸出部； 在所述漏极缓变掺杂区内形成漏区。
2.如权利要求I所述的制作方法，其特征在于，形成漏极缓变掺杂区后，另包括形成栅极的步骤。
3.如权利要求I所述的制作方法，其特征在于，所述制作方法另包括形成栅极的步骤，所述栅极与所述开ロ在同时形成； 形成所述栅极与所述开ロ的步骤包括 在半导体衬底上形成栅极材料层； 选择性刻蚀所述栅极材料层，以形成过栅结构、漏极掩模结构，所述过栅结构与所述漏极掩模结构之间存在间隔，所述过栅结构覆盖了待形成栅极的区域及待形成漏极缓变掺杂区的一部分区域，所述过栅结构、漏极掩模结构与所述间隔共同占据了待形成栅极的区域与待形成漏极缓变掺杂区的区域； 形成光刻胶掩摸，所述光刻胶掩模暴露待形成漏极缓变掺杂区的区域； 以光刻胶掩模作为掩模，刻蚀过栅结构、漏极掩模结构及半导体衬底，在该刻蚀中，过栅结构被去除一部分而形成所述栅极，所述漏极掩模结构被除去，所述间隔下方的半导体衬底形成所述开ロ。
4.如权利要求3所述的制作方法，其特征在于，利用所述光刻胶掩模作为所述掩模图形，进行所述离子注入。
5.如权利要求I所述的制作方法，其特征在于，形成漏极缓变掺杂区后，在所述开口内填充氧化物，以形成氧化物隔离结构。
6.如权利要求5所述的制作方法，其特征在于，所述LDMOS场效应晶体管还包括源区及栅极，在所述LDMOS场效应晶体管的漏区、源区及栅极制作完成后，进行所述形成氧化物隔离结构的步骤； 所述形成氧化物隔离结构的步骤，包括 在半导体衬底表面形成层间介质层，所述层间介质层覆盖所述漏区、源区及栅极，并填充在所述开口内形成所述氧化物隔离结构； 形成所述层间介质层后，在所述漏区、源区、栅极上方的层间介质层内形成漏区接触孔、源区接触孔、栅极接触孔。
7.如权利要求3所述的制作方法，其特征在干，所述在半导体衬底上形成栅极材料层的步骤之前还包括进行离子注入形成源极缓变掺杂区的步骤。
8.如权利要求2或3所述的制作方法，其特征在于，栅极形成后，还包括形成浅掺杂漏区、漏极掺杂区以及形成浅掺杂源区、源极掺杂区的步骤。
9.ー种LDMOS场效应晶体管，所述LDMOS场效应晶体管形成在半导体衬底上，其特征在于，包括栅极，所述栅极形成在所述半导体衬底表面上； 形成在半导体衬底表面下的漏极缓变掺杂区，所述漏极缓变掺杂区位于所述栅极的一侧； 氧化物隔离结构，所述氧化物隔离结构位于半导体衬底内，且与所述栅极具有间距； 其中，所述漏极缓变掺杂区环绕所述氧化物隔离结构，包括位于所述氧化物隔离结构两侧的侧部及位于所述氧化物隔离结构下方的凸出部。
10.如权利要求9所述的LDMOS场效应晶体管，其特征在于，所述凸出部的厚度和所述栅极的栅极材料层的厚度相同。
11.如权利要求9所述的LDMOS场效应晶体管，其特征在于，所述LDMOS场效应晶体管还包括浅掺杂漏区、漏极掺杂区以及浅掺杂源区、源极掺杂区。
12.如权利要求11所述的LDMOS场效应晶体管，其特征在干，另包括接连在所述漏极掺杂区上的漏极接触孔、接连在所述源极掺杂区上的源极接触孔。
全文摘要
本发明提供一种LDMOS场效应晶体管及其制作方法，所述LDMOS场效应晶体管的制作方法包括提供半导体衬底；在所述半导体衬底表面形成开口；在所述半导体衬底上形成掩模图形，所述掩模图形至少暴露所述开口；以所述掩模图形作为掩模，进行离子注入，以在所述开口处形成漏极缓变掺杂区，所述漏极缓变掺杂区环绕所述开口，包括位于所述开口两侧的侧部及位于所述开口下方的凸出部；在所述漏极缓变掺杂区内形成漏区。本发明的LDMOS场效应晶体管漏极和栅极之间的漏极缓变区为一个往衬底较深处具有凸出部的掺杂区域，使得漂移区的电势沿着凸出部变化，从而增大了击穿电压。而其制作方法不增加新的光刻掩膜版，没有大幅度的增加工艺成本。
文档编号H01L21/336GK102709190SQ20121016538
公开日2012年10月3日 申请日期2012年5月24日 优先权日2012年5月24日
发明者吴小利, 唐树澍, 苟鸿雁 申请人:上海宏力半导体制造有限公司