一种层图案化方法和半导体器件、集成电路和电子设备与流程

本发明涉及半导体制造技术领域，尤其涉及一种层图案化方法和半导体器件、集成电路和电子设备。

背景技术：

光刻技术是支撑先进的集成电路器件更新换代的核心制造技术之一，每一代新的集成电路的出现，总是以光刻工艺实现更小特征尺寸为主要技术标志的。

然而，现有光刻技术极高的工艺开发成本、工艺复杂性及光刻本身的物理限制，制约着现有的光刻技术的进一步发展。尤其是在面临更小尺寸的图形制作时，在产率和图形精度方面存在有很大的限制，业内急需一种能够兼顾产率、精度与成本的解决方案。

技术实现要素：

本发明的目的在于提供一种层图案化方法和半导体器件、集成电路和电子设备，用以提高图案化层状结构的生产效率和产率，降低成本。

为了实现上述目的，本发明提供一种层图案化方法，包括：

提供基底，在基底上形成共混材料层；共混材料层含有可相分离的第一组分和第二组分。

对共混材料层所含有的第一组分和第二组分进行分相，获得簇状分相层；簇状分相层包括至少一个第一团簇结构和至少一个第二团簇结构。

去除簇状分相层含有的至少一个第一团簇结构，获得图案化层状结构。

可选的，第一组分为共聚物，第二组分为均聚物；以质量份数计，共混材料层含有的共聚物为1份～100份，均聚物为10份。

优选的，共聚物为聚苯乙烯-嵌段-聚碳酸酯、聚苯乙烯-嵌段-聚甲基丙烯酸甲酯、聚苯乙烯-嵌段-聚二甲基硅氧烷，或者，聚苯乙烯-嵌段-聚氧乙烯；均聚物为聚苯乙烯。

可选的，基底包括衬底和形成在衬底上的中性层。

可选的，去除簇状分相层含有的至少一个第一团簇结构，获得图案化层状结构包括：将簇状分相层含有的至少一个第一团簇结构进行气化，获得图案化层状结构。

优选的，将簇状分相层含有的至少一个第一团簇结构进行气化，获得图案化层状结构包括：对簇状分相层进行退火处理，使得簇状分相层含有的至少一个第一团簇结构气化，以获得图案化层状结构。

优选的，将簇状分相层含有的至少一个第一团簇结构进行气化后，获得图案化层状结构后，层图案化方法还包括：确定基底还具有至少一个第一团簇结构的残余物的情况下，对图案化层状结构进行刻蚀。

优选的，去除簇状分相层含有的至少一个第一团簇结构，获得图案化层状结构后，层图案化方法还包括：在图案化层状结构的掩膜下，对基底进行刻蚀。

本发明提供的层图案化方法，将第一组分和第二组分混合在一起，并进行相分离，可以快速获得层图案化结构所需的第一团簇结构和第二团簇结构。并且，由于第一组分和第二组分混合在一起，无需提前按照第一团簇结构和第二团簇结构所需比例单独合成共聚物，因此，本发明提供的层图案化方法可以简化形成图案化层状结构的工艺步骤，提高图案化层状结构的生产效率和产率，降低成本。

本发明还提供一种半导体器件，该半导体器件包括至少一层图案化层状结构，所述图案化层状结构采用上述层图案化方法制备形成。

与现有技术相比，本发明提供的半导体器件，其有益效果与上述技术方案提供的层图案化方法的有益效果相同，在此不做赘述。

本发明还提供一种集成电路。该集成电路包括上述技术方案提供的半导体器件。

与现有技术相比，本发明提供的集成电路的有益效果与上述技术方案提供的半导体器件的有益效果相同，在此不做赘述。

本发明还提供一种电子设备。该电子设备包括上述技术方案提供的集成电路。

与现有技术相比，本发明提供的电子设备的有益效果与上述技术方案提供的半导体器件的有益效果相同，在此不做赘述。

附图说明

此处所说明的附图用来提供对本发明的进一步理解，构成本发明的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：

图1为本发明实施例提供的层图案化方法流程图；

图2、图4、图6、图8、图10、图12、图14、图16、图18为本发明实施例提供的层图案化方法的流程结构图形成半导体器件的中间结构的侧视示意图；

图3、图5、图7、图9、图11、图13、图15、图17、图19为本发明实施例提供的层图案化方法的流程结构图形成半导体器件的中间结构的俯视示意图；

图20为本发明实施例中第一团簇结构的高度变化曲线。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

同时，应当注意，为了便于描述，附图中所示出的各个部件的尺寸并不一定是按照实际的比例关系绘制的。

本实施例中，术语“半导体器件”意味着包含半导体材料的装置，其不仅可以包括制成的半导体器件产品，而且还可以包括半导体器件在制造或加工过程中的中间产品。

现代光刻工艺在面临越来越小纳米尺寸的图形化制作时存在很大的局限性以及缺陷性。下一代光刻技术的解决方案主要有极紫外光刻(extremeultra-violet，缩写为euv)、纳米压印(nano-imprintlithography，缩写为nil)、无掩模光刻(masklesslithography，缩写为ml)和嵌段共聚物定向自组装(directedself-assemblyofblockcopolymerlithography，缩写为dsa)四种。

对于嵌段共聚物定向自组装(dsa)技术来说，可采用化学性质不同的两种单体聚合而成的共聚物作为原料，在热退火或溶剂退火等条件下分相成纳米尺度的图形，再通过一定的方法将图形诱导成规则化的纳米线结构，从而形成刻蚀模板，以利用刻蚀模板制作纳米结构或相关半导体器件。

具体的，现有技术采用聚苯乙烯-嵌段-聚碳酸酯(polystyrene-block-polycarbonate，缩写为ps-b-pc)通过定向自组装进行微观相分离，使得ps-b-pc分解成ps嵌段和pc嵌段。由于需要按照ps嵌段和pc嵌段的所需比例先行合成共聚物ps-b-pc，再利用dsa技术形成刻蚀模板，因此，以ps-b-pc为原料形成刻蚀模板的过程非常复杂，周期长，导致纳米结构以及相关半导体器件的效率和产率非常低。

针对上述问题，本发明实施例提供一种层图案化方法。如图1所示，该层图案化方法包括：

步骤101、提供如图2-图3所示的基底1，该基底1可以为图2所示的基底的侧视图，图3所示的基底的俯视图。该基底1可以是未形成任何膜层的衬底11，也可以是在衬底上11上形成一些膜层的半成品器件。例如：未形成任何膜层的衬底11可以为硅衬底、锗衬底、绝缘体上硅衬底、绝缘体上锗衬底、锗化硅衬底、绝缘体上锗化硅衬底，或者包含其他元素半导体或化合物半导体的衬底，例如砷化镓、磷化铟、碳化硅、玻璃衬底、塑料衬底等。

步骤102、如图4-图5所示，在基底1上形成共混材料层2。共混材料层2含有可相分离的第一组分和第二组分。该共混材料层2的侧视图如图4，俯视图如图5所示。

示例性的，在基底1上旋涂共混材料层2，可以采用单次单一转速旋涂，或，多次变转速旋涂，以实现目标厚度的共混材料层2。具体地，将共混材料旋涂在基底1上，采用两次旋涂，第一次转速为500转/分钟，旋涂时间为5秒；第二次转速为1500转/分钟，旋涂时间为30秒。

步骤103、如图6-图7所示，对共混材料层2所含有的第一组分和第二组分进行分相，获得簇状分相层；簇状分相层包括至少一个第一团簇结构21和至少一个第二团簇结构22。该簇状分相层的侧视图如图6，俯视图如图7所示。

可以理解的是，第一团簇结构21和第二团簇结构22以柱形分相的形式存在于簇状分相层内。第一团簇结构21可以是第一组分自组装形成的，第二团簇结构22也可以是第二组分自组装形成。当然，第一团簇结构21可以是第二组分自组装形成的，第二团簇结构22也可以是第一组分自组装形成的。

步骤104、如图12-图13所示，去除簇状分相层含有的至少一个第一团簇结构21，获得图案化层状结构。该图案化层状结构侧视图如图12所示，俯视图如图13所示

基于上述层图案化方法可知，本发明实施例采用共混材料而非共聚物的单体，通过定向自组装使共混材料发生相分离。在经过相分离之前，无需按照第一团簇结构和第二团簇结构的所需比例提前合成包含第一团簇结构和第二团簇结构的共聚物，只需采用现有的含有可相分离的第一组分和第二组分的共混材料，因为第一组分和第二组分混合后，可直接改变共聚物中第一团簇结构和第二团簇结构的比例，快速获得层图案化结构所需的第一团簇结构和第二团簇结构的比例，并通过相分离形成所需要的层图案化结构，比如柱状结构或相关半导体器件。减少了形成层图案化结构的工艺步骤，提高了层图案化结构的生产效率和产率，降低成本。

作为一种可能的实现方式，第一组分为共聚物，第二组分为均聚物。以质量份数计，共混材料层含有的共聚物为1份～100份，均聚物为10份。

例如：共混材料层的混合比例包括但不限于1:10、5:10、8:10、10:10、15:10、20:10、50:10或100:10等。

在实际应用中，可按照上述比例将共聚物和均聚物混合为共混材料，以改变共聚物中第一团簇结构和第二团簇结构的比例，快速获得共混材料层中第一团簇结构和第二团簇结构的比例，而无需提前按照第一团簇结构和第二团簇结构所需比例合成含有第一团簇结构和第二团簇结构的共聚物。

可以理解的是，上述均聚物为聚苯乙烯(polystyrene，缩写为ps)。上述共聚物可以为嵌段共聚物，嵌段共聚物可以由二元嵌段共聚物形成，也可以由多元嵌段共聚物形成。该嵌段共聚物可以选自聚苯乙烯-嵌段-聚碳酸酯(ps-b-pc)、聚苯乙烯-嵌段-聚甲基丙烯酸甲酯(polystyrene-block-polymethylmethacrylate，缩写为ps-b-pmma)、聚苯乙烯-嵌段-聚二甲基硅(polystyrene-block-polydimethylsiloxane，缩写为ps-b-pdms)、或者、聚苯乙烯-嵌段-聚氧化乙烯(polystyrene-block-plasmaelectrolyticoxidation，缩写为ps-b-peo)等二元嵌段共聚物、其他多元嵌段共聚物中的一种或多种，但不仅限于此。

作为一种可能的实现方式，在共混材料层的分相过程中，选择最佳的分相工艺进行分相，可以得到稳定的簇状分相层。分相工艺中比较重要的参数可以为分相温度和分相时间。分相温度应当低于共混材料的玻璃化温度。并且，分相工艺可以采用真空环境、空气环境或包含某种有机物的气相环境。具体地，将涂有共混材料层的半成品器件在真空烘箱中烘烤，并抽真空，其中烘烤时间为10分钟，烘烤温度为165摄氏度。

具体来说，如图8-图9所示，去除簇状分相层含有的至少一个第一团簇结构21，获得图案化层状结构包括：将簇状分相层含有的至少一个第一团簇结构21进行气化，获得图案化层状结构。该第一团簇结构进行气化后的侧视图如图8，俯视图如图9所示。

示例性的，如图12-图13所示，将簇状分相层含有的至少一个第一团簇结构21完全气化挥发掉，获得图案化层状结构。该第一团簇结构完全气化后的侧视图如图12，俯视图如图13所示。

具体地，如图8-图9所示，对簇状分相层进行退火处理，使得簇状分相层含有的至少一个第一团簇结构21气化，以获得图案化层状结构。由于至少一个第一团簇结构21和至少一个第二团簇结构22的分子亲和力、动能不同，使分子亲和力小、动能大的至少一个第一团簇结构21在退火条件下逐渐挥发，保留分子亲和力大、动能小的至少一个第二团簇结构22。

当第一组分为嵌段共聚物时，随着退火时间的增加，嵌段共聚物从柱形分相向聚集态转变，并且嵌段共聚物柱形分相后的至少一个第一团簇结构发生气相挥发。如图20所示，随着时间的增加，柱形高度逐渐减小，直至至少一个第一团簇结构挥发完全，柱形高度接近零。

例如：当作为第一组分的嵌段共聚物为ps-b-pc，作为第二组分的均聚物为ps，在经过分相后，ps-b-pc会分解成ps嵌段和pc嵌段，并且ps嵌段和作为第二组分的ps会形成第二团簇结构22，而pc嵌段会形成第一团簇结构21。当对含有pc嵌段和ps嵌段的簇状分相层进行退火处理的过程中pc嵌段会随着退火时间的增加发生气相挥发。

为了保证至少一个第一团簇结构气相挥发完全，退火处理温度为140摄氏度～200摄氏度，退火时间为5分钟～30分钟。例如：退火处理温度为150摄氏度时，退火时间为20分钟，退火处理温度为160℃时，退火时间为10分钟，再例如：退火处理温度为200摄氏度时，退火时间为5分钟。应理解，退火处理温度越高，退火时间越短。当然，也可以根据柱形分相的特殊要求进行退火温度和时间的调整。

作为一种可能的实现方式，如图10-图11所示，将簇状分相层含有的至少一个第一团簇结构21进行气化后，层图案化方法还包括：确定基底1还具有至少一个第一团簇结构21的残余物的情况下，对图案化层状结构进行刻蚀。该第一团簇结构没有完全气化有残余物的侧视图如图10，俯视图如图11所示

在一种可选方式中，如图10-图11所示，当至少一个第一团簇结构21没有被完全气相挥发，有残余物时，只需轻微刻蚀残余物。基于此，去除簇状分相层含有的至少一个第一团簇结构21，获得图案化层状结构后，上述层图案化方法还包括：

如图14和图15所示，在图案化层状结构的掩膜下，对基底1进行刻蚀。该基底刻蚀后的侧视图如图14，俯视图如图15所示。

具体地，在实际应用中，当有残余物时，轻微刻蚀残余物后，然后在图案化层状结构的掩膜下，对基底1进行刻蚀。然后如图16和图17所示，去除至少一个第二团簇结构22。

如图12和图13所示，当至少一个第一团簇结构21在退火条件下完全被气相挥发，没有残余物时，直接在图案化层状结构的掩膜下，对基底1进行刻蚀，然后如图16和图17所示，去除至少一个第二团簇结构22，即可获得图案化基底。该图案化基底的侧视图如图16，俯视图如图17所示。应理解，此处图案化基底是指表面具有图案的基底，或者说被镂空的基底。

作为一种可能的实现方式，如图2和图3所示，基底包括衬底11。当然，在一些情况下，基底除了包括衬底11，还包括形成在衬底上的中性层12。示例性的，在衬底11上形成中性层12，以制作基底。该基底的侧视图如图2，俯视图如图3所示。

具体地，如图2和图3所示，在衬底11上旋涂中性层12，并退火，使中性层12固化在衬底11上。其中，中性层12可以为无规共聚物材料，例如丁二烯-苯乙烯无规共聚物，氯乙烯-醋酸乙烯共聚物等。在无规共聚物分子链末端或分支上往往带有功能性基团oh或甲基丙烯酸羟乙酯(hydroxyethylmethacrylate，缩写为hema)等，无规共聚物分子可以锚接在衬底11上或与衬底所含有的材料发生交联。例如：在高温退火条件下，无规共聚物中的功能性基团会与衬底11所含硅片表面的活性基团羟基(oh)或羰基(c＝o)发生反应，形成牢固的分子共价键，无规共聚物便被接在了衬底11表面，形成一层厚度约为2纳米～5纳米的中性层12，以达到衬底1的中性化效果，便于后续旋涂共混材料和分相。

作为一种可选的实现方式，如图16-图19所示，在上述图案化基底的基础上刻蚀基底1，此时衬底11和旋涂在衬底11上的中性层12同时被刻蚀。假如需要只在衬底11上形成一定结构的半导体器件，则将中性层12去除，只保留衬底11上所需一定结构的半导体器件。该衬底11上形成半导体器件的侧视图如图18，俯视图如图19所示。

本发明实施例还提供一种半导体器件，该半导体器件包括至少一层图案化层状结构。图案化层状结构采用上述层图案化方法制备形成。

与现有技术相比，本发明实施例提供的半导体器件，其有益效果与上述技术方案提供的层图案化方法的有益效果相同，在此不做赘述。

具体的，对于场效应晶体管来说，场效应晶体管内的源极结构、漏极结构、沟道结构和栅极结构均可以采用上述层图案化方法制备而成。

本发明实施例还提供一种集成电路。该集成电路包括上述技术方案提供的半导体器件。

与现有技术相比，本发明实施例提供的集成电路的有益效果与上述技术方案提供的半导体器件的有益效果相同，在此不做赘述。

本发明实施例还提供一种电子设备。该电子设备包括上述技术方案提供的集成电路。

与现有技术相比，本发明实施例提供的电子设备的有益效果与上述技术方案提供的半导体器件的有益效果相同，在此不做赘述。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。