AB级放大器以及运算放大器的制作方法

本发明涉及ab级放大器以及使用该ab级放大器的运算放大器。

背景技术：

已知控制源极跟随器型ab级放大器的空载电流来抑制由负载驱动电流的变动引起的频率特性的变动的技术(例如参照非专利文献1)。

以往，在运算放大器中，已知为了驱动电阻性的负载，在输出级包括能够抑制输出阻抗的源极跟随器型ab级放大器的例子(例如参照非专利文献1)。

该运算放大器是在输出级使用源极跟随器型ab级放大器的运算放大器。输出级由利用电流源以恒定电流偏置的源极接地型的复制放大器和组合利用复制放大器驱动的源极跟随器以及源极接地放大器的主放大器构成。

现有技术文献

非专利文献

非专利文献1："cmos模拟电路设计第3版(cmosanalogcircuitdesign3rdedition)"，p.366-369，p.e.allen等、牛津大学(oxford)

技术实现要素：

然而，非专利文献1的运算放大器由于根据负载驱动电流的值，与输出端子连接的晶体管的导通或者截止切换，所以电压增益以及输出阻抗大幅变动。其结果，运算放大器整体的传递函数大幅变动。因此，在使用运算放大器构成负反馈电路时，损害稳定性。

因此，本发明的目的在于提供一种如电压增益以及输出阻抗不会根据负载驱动电流的值变化那样的ab级放大器以及使用该ab级放大器的运算放大器。

本发明的ab级放大器具备输入端子、输出端子、第1基准电位端子、第2基准电位端子、第1～第6晶体管以及具有反转输入端子、非反转输入端子及电压输出端子的增益控制放大器。第1以及第3～第6晶体管是第1导电类型晶体管，第2晶体管是第2导电类型晶体管。第1晶体管的第2主电极和第6晶体管的第1主电极连接，第6晶体管的第2主电极和第5晶体管的第1主电极在第1节点连接，第5晶体管的第2主电极和第2晶体管的第2主电极连接，第5晶体管的控制电极和第5晶体管的第2主电极连接。第3晶体管的第2主电极和第4晶体管的第1主电极在第2节点连接，第2节点与输出端子连接。第4晶体管的控制电极和第5晶体管的控制电极连接。第1基准电位端子与第2晶体管的第1主电极以及第4晶体管的第2主电极连接。第2基准电位端子与第1晶体管的第1主电极以及第3晶体管的第1主电极连接。输入端子与第1晶体管的控制电极以及第3晶体管的控制电极连接。增益控制放大器的非反转输入端子与第1节点连接，增益控制放大器的反转输入端子与第2节点连接，增益控制放大器的电压输出端子与第6晶体管的控制电极连接。增益控制放大器以使第1节点的电压和第2节点的电压相等的方式控制向第6晶体管的控制电极供给的电压。

根据本发明，增益控制放大器在第1节点的电压和第2节点的电压相异时，以使第1节点的电压和第2节点的电压相等的方式控制向第6晶体管的控制电极供给的电压。由此，能够将第4晶体管始终保持为导通状态，所以能够防止电压增益以及输出阻抗根据负载驱动电流的值变化。

附图说明

图1是示出具备参考例的ab级放大器的运算放大器900的结构的图。

图2是示出从参考例的运算放大器900输出的负载驱动电流iout和复制放大器的输出电压vg1的关系的图。

图3是示出从参考例的运算放大器900输出的负载驱动电流iout和电流ids的关系的图。

图4是示出实施方式1的运算放大器100的结构的图。

图5是示出从实施方式1的运算放大器100输出的负载驱动电流iout和复制放大器的输出电压vg1的关系的图。

图6是示出从实施方式1的运算放大器100输出的负载驱动电流iout和电流ids的关系的图。

图7是示出实施方式1的变形例的运算放大器200的结构的图。

图8是示出实施方式2的运算放大器300的结构的图。

图9是示出实施方式2的变形例的运算放大器400的结构的图。

图10是实施方式3的运算放大器500的结构的概略图。

图11是实施方式3的运算放大器500的电路图。

图12是实施方式4的运算放大器600的结构的概略图。

图13是实施方式4的运算放大器600的电路图。

图14是实施方式5的运算放大器700的结构的概略图。

图15是实施方式5的运算放大器700的电路图。

(标记说明)

100、200、300、400、500、600、700、900：运算放大器；vip、vim、vipp、vipm、vimp、vimm：差动输入端子；vi、vi1、vi2：输入端子；vo、vop、vom：输出端子；a100、a101、a102：差动输入级；a200、a300、a400、a500、a600、a1600：输出级(ab级放大器)；a201、a301：增益控制放大器；c400：共模反馈放大器；g201、g301：ab级放大器的增益控制部；r401、r402：电阻元件；cc、cc1、cc2：电容元件；m1～m6、m11～m15、m101～m105、m111～m115、m301～m306、m311～m315、m401～m405：晶体管。

具体实施方式

以下，参照附图，说明实施方式。

在以下的说明中，说明晶体管由mos晶体管构成的情况。在晶体管由mos晶体管构成的情况下，设为晶体管的控制电极、第1主电极、第2主电极是栅极、源极、漏极。为了简化说明，假设为所有晶体管的阈值电压全部是vth。另外，在无特别记载的情况下，设为所有晶体管在强反转并且饱和区域动作。运算放大器的输出端子vo的电压vout成为恒定值。设为在后述偏置状态下，输出电压vout、vout1、vout2是所有晶体管能够在强反转并且饱和区域动作的电压值、例如电源电压的1/2的电压值。在该条件下，2个晶体管的栅极尺寸、即w/l的比以及栅极-源极间电压相等、并且都在饱和区域动作的情况下，在2个晶体管中流过的电流一致。其中，w是晶体管的栅极宽，l是晶体管的栅极长。

参考例.

图1是示出具备参考例的ab级放大器的运算放大器900的结构的图。

该运算放大器900是用于驱动电阻性的负载的电路。

该运算放大器900具备差动输入级a100和输出级a1600。

输出级a1600是能够抑制输出阻抗的源极跟随器型ab级放大器。输出级a1600由利用电流源以恒定电流偏置的源极接地型的复制放大器和组合由复制放大器驱动的源极跟随器以及源极接地放大器的主放大器构成。

输出级a1600具备第1晶体管m1、第2晶体管m2、第3晶体管m3、第4晶体管m4、电容元件cc、输入端子vi以及输出端子vo。第1晶体管m1和第2晶体管m2构成复制放大器。第3晶体管m3和第4晶体管m4构成主放大器。第1晶体管m1和第6晶体管m6构成输出级a200的增益控制部g201。

输入端子vi接受从差动输入级a100输出的控制电压vg。

第1晶体管m1在栅极接受控制电压vg并放大。

第2晶体管m2对第1晶体管m1供给偏置。

第3晶体管m3作为源极接地放大器发挥功能。第3晶体管m3具有接受控制电压vg的栅极，驱动输出端子vo。

第4晶体管m4作为源极跟随器发挥功能。第4晶体管m4具有接受复制放大器的输出电压vg1的栅极，驱动输出端子vo。

电容元件cc连接于第1晶体管m1的栅极端子与漏极端子之间。电容元件cc是为了相位补偿而设置的。

图2是示出从参考例的运算放大器900输出的负载驱动电流iout和复制放大器的输出电压vg1的关系的图。

图3是示出从参考例的运算放大器900输出的负载驱动电流iout和电流ids的关系的图。电流ids是在第3晶体管m3中流过的电流i3以及在第4晶体管m4中流过的电流i4。

接下来，参照图2以及图3，说明输出级a1600的动作。

<偏置状态>

首先，说明运算放大器900未驱动负载的偏置状态。偏置状态与图2以及图3中的负载驱动电流iout为“0”的状态对应。在偏置状态下，在第3晶体管m3中流过的电流i4和在第4晶体管m4中流过的电流i4相互相等，从输出端子vo输出到外部的负载驱动电流iout成为零。将第1晶体管m1的栅极长设为l1，将栅极宽设为w1。将第3晶体管m3的栅极长设为l3，将栅极宽设为w3。设为以下的关系成立。

n×(w1/l1)＝(w3/l3)…(1)

其中，n是整数。

第1晶体管m1和第3晶体管m3构成电流镜电路，所以在第3晶体管m3中流过的电流i3、在第4晶体管m4中流过的电流i4使用在第1晶体管m1中流过的电流i1如以下表示。

iq＝i4＝i3＝n×i1…(2)

在此iq取正的值，表示在偏置状态下的第3晶体管m3、第4晶体管m4中流过的静止电流(quiescentcurrent)。

在偏置状态下，第3晶体管m3以及第4晶体管m4都被偏置为导通状态。输出端子vo的电压vout主要由具有输出阻抗低的源极跟随器的结构的第4晶体管m4决定。即，从差动输入级a100输出的控制电压vg从第1晶体管m1的栅极传递给漏极。通过将传递的电压进而从第4晶体管m4的栅极传递给源极，决定输出电压vout。

因此，第4晶体管m4的栅极电位vg1被保持为相对输出到输出端子vo的电压vout移位超过阈值电压vth的电压的电位<vg1q>。

<负载驱动状态>

接下来，说明运算放大器驱动负载的负载驱动状态。

在负载驱动状态下，从输出端子vo针对负载供给负载驱动电流iout。负载驱动电流iout根据其朝向而从第3晶体管m3或者第4晶体管m4中的任意晶体管被供给。将负载驱动电流iout从输出端子vo向负载流出的方向设为正。在第3晶体管m3中流过的电流i3以及在第4晶体管m4中流过的电流i4用以下的式表示。

i3＝iq(iout≥-iq)…(3-1)

i3＝|iout|(iout<-iq)…(3-2)

i4＝iq+iout(iout≥0)…(3-3)

i4＝iq-|iout|(-iq≤iout<0)…(3-4)

i4＝0(iout≤-iq)…(3-5)

如式(3-1)～(3-5)所示，在第3晶体管m3中流过的电流i3始终取非零的值。即，第3晶体管m3始终导通。在第4晶体管m4中流过的电流i4在式(3-5)的条件下成为零。即，第4晶体管m4有时成为截止。

将第4晶体管m4为导通、即电流i4为非零的状态设为状态a。将第4晶体管m4为截止、即电流i4为零的状态设为状态b。

在状态a下，输出端子vo的电压vout与偏置状态同样地，主要由具有输出阻抗低的源极跟随器的结构的第4晶体管m4决定。即，从差动输入级a100输出的控制电压vg从第1晶体管m1的栅极传递给漏极。通过将传递的电压进而从第4晶体管m4的栅极传递给源极，决定电压vout。

状态a下的输出级a1600的从输入端子vi到输出端子vo的电压增益av(a)用以下的式表示。

av(a)≒gm1×(rds1//rds2)…(4)

其中，gm1是第1晶体管m1的互导。rds1是第1晶体管m1的漏极阻抗。rds2是第2晶体管m2的漏极阻抗。//表示并联连接的2个阻抗的合成阻抗。

状态a下的输出端子vo的阻抗zout用以下的式表示。

zout(a)≒1/gm4…(5)

其中，gm4是第4晶体管m4的互导。为了简化说明，将利用第4晶体管m4的源极跟随器的电压增益假设为1。

另一方面，在第4晶体管m4为截止、即电流i4为零的状态b下，第1晶体管m1的从栅极到漏极、进而第4晶体管m4的从栅极到源极的路径被切断，所以通过从第3晶体管m3对输出端子vo供给电流，决定电压vout。

状态b下的输出级a1600的从输入端子vi到输出端子vo的电压增益av(b)用以下的式表示。

av(b)≒gm3×rds3…(6)

其中，gm3是第3晶体管m3的互导。rds3是第3晶体管m3的漏极阻抗。

状态b下的输出端子vo的阻抗zout用以下的式表示。

zout(b)≒rds3…(7)

通过上述考察，在图1的参考例的运算放大器900的输出级a1600中，根据负载驱动电流iout的值，第4晶体管m4的导通和截止切换。由此，电压增益av以及输出阻抗zout大幅变动。其结果，运算放大器900整体的传递函数、即增益以及相位特性大幅变动。其结果，在使用运算放大器900构成负反馈电路时，损害稳定性。

实施方式1.

图4是示出实施方式1的运算放大器100的结构的图。

该运算放大器100具备差动输入级a100和输出级a200。

差动输入级a100对输入到非反转输入端子vip的第1电位和输入到反转输入端子vim的第2电位的差进行反转放大，而输出控制电压vg。

输出级a200是能够抑制输出阻抗的源极跟随器型ab级放大器。

输出级a200具备输入端子vi、输出端子vo、基准电位端子v1、基准电位端子v2、第1晶体管m1～第6晶体管m6以及增益控制放大器a201。在实施方式1中，将基准电位端子v1设为第1基准电位端子v1，将基准电位端子v2设为第2基准电位端子v2。第1基准电位端子v1的电位低于第2基准电位端子v2的电位。

输入端子vi接受从差动输入级a100输出的控制电压vg。

第1晶体管m1以及第3晶体管m3～第6晶体管m6是n型mosfet(metaloxidesemiconductorfieldeffecttransistor，金属氧化物半导体场效应晶体管)。第2晶体管m2是p型mosfet。第1晶体管m1、第2晶体管m2、第5晶体管m5以及第6晶体管m6构成复制放大器。第3晶体管m3以及第4晶体管m4构成主放大器。

第1晶体管m1、第6晶体管m6、第5晶体管m5、第2晶体管m2在第1基准电位端子v1与第2基准电位端子v2之间串联地连接。

更具体而言，第1基准电位端子v1与第1晶体管m1的源极连接。第2基准电位端子v2与第2晶体管m2的源极连接。第1晶体管m1的漏极和第6晶体管m6的源极连接。第6晶体管m6的漏极和第5晶体管m5的源极在第1节点nd1连接。第5晶体管m5的漏极和第2晶体管m2的漏极连接。

第3晶体管m3以及第4晶体管m4在第1基准电位端子v1与第2基准电位端子v2之间串联地连接。

更具体而言，第1基准电位端子v1与第3晶体管m3的源极连接。第2基准电位端子v2与第4晶体管m4的漏极连接。第3晶体管m3的漏极和第4晶体管m4的源极与第2节点nd2连接。第2节点nd2与输出端子vo连接。

第1晶体管m1的栅极与输入端子vi连接，接受控制电压vg。第2晶体管m2的栅极接受偏置电压vb1。第3晶体管m3的栅极与输入端子vi连接，接受控制电压vg。第4晶体管m4的栅极与第5晶体管m5的栅极以及第5晶体管m5的漏极连接，接受复制放大器的输出电压vg1。第5晶体管m5的栅极与第5晶体管m5的漏极以及第4晶体管m4的栅极连接，接受复制放大器的输出电压vg1。第6晶体管m6的栅极与增益控制放大器a201的电压输出端子连接。

增益控制放大器a201具备与第1节点nd1连接的非反转输入端子、与第2节点nd2连接的反转输入端子以及与第6晶体管m6的栅极连接的电压输出端子。

第1晶体管m1是第3晶体管m3的复制。第5晶体管m5是第4晶体管m4的复制。

将第1晶体管m1的栅极长设为l1，将栅极宽设为w1。将第3晶体管m3的栅极长设为l3，将栅极宽设为w3。将第4晶体管m4的栅极长设为l4，将栅极宽设为w4。将第5晶体管m5的栅极长设为l5，将栅极宽设为w5。以下的关系成立。

(w3/l3)/(w1/l1)＝(w4/l4)/(w5/l5)＝n…(8)

其中，n是整数。

图5是示出从实施方式1的运算放大器100输出的负载驱动电流iout和复制放大器的输出电压vg1的关系的图。

图6是示出从实施方式1的运算放大器100输出的负载驱动电流iout和电流ids的关系的图。电流ids是在第3晶体管m3中流过的电流i3以及在第4晶体管m4中流过的电流i4。

接下来，参照图4以及图5，说明输出级a200的动作。

<偏置状态>

首先，说明运算放大器100未驱动负载的偏置状态。

偏置状态与图5以及图6中的负载驱动电流iout为“0”的状态对应。在偏置状态下，在第3晶体管m3中流过的电流i4和在第4晶体管m4中流过的电流i4相互相等，从输出端子vo输出到外部的负载驱动电流iout成为零。

第1晶体管m1和第3晶体管m3构成电流镜电路，所以在第3晶体管m3中流过的电流i3、在第4晶体管m4中流过的电流i4使用在第1晶体管m1中流过的电流i1如以下表示。

iq＝i4＝i3＝n×i1…(9)

在此iq取正的值，表示在偏置状态下的第3晶体管m3、第4晶体管m4中流过的静止电流(quiescentcurrent)。

在该偏置状态下，第3晶体管m3以及第4晶体管m4都被偏置为导通状态。输出端子vo的电压vout主要由具有输出阻抗低的源极跟随器的结构的第4晶体管m4决定。即，从差动输入级a100输出的控制电压vg从第1晶体管m1的栅极传递给漏极。通过将传递的电压进而从第4晶体管m4的栅极传递给源极，决定输出电压vout。

在该偏置状态下，在第4晶体管m4的栅极电位vg1与输出电压vout之间，以下的关系成立。

vg1＝vout+vgs4…(10)

vgs4是第4晶体管m4的栅极-源极间电压。

在第4晶体管m4的栅极电位vg1与第5晶体管m5的源极电位vsr之间，以下的关系成立。

vg1＝vsr+vgs5…(11)

vgs5是第5晶体管m5的栅极-源极间电压。

在此，根据式(8)以及式(9)，以下成立。

vgs4＝vgs5…(12)

根据式(10)、(11)、(12)，以下成立。

vout＝vsr…(13)

增益控制放大器a201以使第1晶体管m1能够在饱和区域动作的方式控制第6晶体管m6的栅极电位。

通过以上的动作，第1晶体管m1～第6晶体管m6全部在饱和区域动作。

<负载驱动状态>

接下来，说明运算放大器100驱动负载的负载驱动状态。

在负载驱动状态下，从输出端子vo针对负载供给负载驱动电流iout。负载驱动电流iout根据其朝向而从第3晶体管m3或者第4晶体管m4中的任意晶体管被供给。将负载驱动电流iout从输出端子vo向负载流出的方向设为正。在第3晶体管m3、第4晶体管m4中流过的电流i3、i4根据负载驱动电流iout，如以下所述。

i3＝iq(iout≥-iq)…(14-1)

i3＝|iout|(iout<-iq)…(14-2)

i4＝iq+iout(iout≥0)…(14-3)

i4＝iq(iout<0)…(14-4)

如式(14-1)～(14-4)所示，第3晶体管m3以及第4晶体管m4都是电流值始终取非零的值。即，第3晶体管m3以及第4晶体管m4始终保持导通的状态。

因此，在运算放大器100中，输出端子vo的电压vout与偏置状态同样地，主要由具有输出阻抗低的源极跟随器的结构的第4晶体管m4决定。即，从差动输入级a100输出的控制电压vg从第1晶体管m1的栅极传递给漏极。通过将传递的电压进而从第4晶体管m4的栅极传递给源极，决定输出电压vout。

负载驱动状态下的输出级a200的从输入端子vi到输出端子vo的电压增益av用以下的式表示。

av≒gm1×(rds1//rds2)…(15)

其中，gm1是第1晶体管m1的互导。rds1是第1晶体管m1的漏极阻抗。rds2是第2晶体管m2的漏极阻抗。//表示并联连接的2个阻抗的合成阻抗。

输出端子vo的阻抗zout用以下的式表示。

zout≒1/gm4…(16)

其中，gm4是第4晶体管m4的互导。为了简化说明，将利用第4晶体管m4的源极跟随器的电压增益假设为1。

接下来，进一步说明特别在iout≤-iq时第4晶体管m4也始终保持导通状态的机制。

在iout≤-iq的状态下，iout用以下的式表示。

iout＝-(iq+δiq)…(17)

通过式(9)、(14-2)，第1晶体管m1的电流i1以及第3晶体管m3的电流i3如以下表示。

i1＝iq/n…(18)

i3＝|iout|＝iq+δiq…(19)

根据式(18)以及(19)，在电流i1与电流i3之间，以下的关系成立。

i3/i1＝(iq+δiq)/(iq/n)>n…(20)

此时，在假设第1晶体管m1以及第2晶体管m2都在饱和区域动作的情况下分别流过的电流i1以及i2的关系成为以下。

i1>i2…(21)

因此，第1晶体管m1的漏极电位降低，以下成立。

vds1<vgs1-vth…(22a)

vds1是第1晶体管m1的漏极-源极间电压。vgs1是第1晶体管m1的栅极-源极间电压。vth是第1晶体管m1的阈值电压。

因此，第1晶体管m1在非饱和区域动作，并且第4晶体管m4成为截止。另一方面，设为以使以下的关系成立的方式设定输出电压vout。

vds3>vgs3-vth＝vgs1-vth1…(22b)

在此，vds3是第3晶体管m3的漏极-源极间电压。vgs3是第3晶体管m3的栅极-源极间电压。vth是第3晶体管m3的阈值电压。

在该情况下，第3晶体管m3在饱和区域动作，并且第5晶体管m5的源极电位vsr和输出电压vout的关系成为以下。

vsr<vout…(22)

通过包括运算放大器100的负反馈电路的动作，与第1晶体管m1以及第2晶体管m2的动作状态无关地决定输出电压vout。

在输入到增益控制放大器a201的非反转输入端子的电压vsr和输入到反转输入端子的电压vout中产生差时，增益控制放大器a201以使第1晶体管m1在非饱和区域动作、并且使vsr与vout相等的方式使第6晶体管m6的栅极电压下降。其结果，第5晶体管m5的电流i5以及第4晶体管m4的电流i4的关系成为以下。

i4＝n×i5…(23)

因此，第4晶体管m4能够保持导通状态。

实施方式1的运算放大器100的输出端子vo的电压vout始终主要由具有输出阻抗低的源极跟随器的结构的第4晶体管m4决定。即，从差动输入级a100输出的控制电压vg从第1晶体管m1的栅极传递给漏极。通过将传递的电压进而从第4晶体管m4的栅极传递给源极，决定输出电压vout，并且第5晶体管m5的源极电位vsr等于输出电压vout。即，从输出级a200的输入端子vi到第5晶体管m5的源极端子、第5晶体管m5的栅极端子、第4晶体管m4的源极端子的电压增益全部相等，以下的关系成立。

vsr/vg＝vg1/vg＝vout/vg…(24)

在此，vsr、vg1、vout、vg是vsr、vg1、vout、vg的小信号电压信号。

另外，该状态下的输出级a200的从输入端子vi到输出端子vo的电压增益av用以下的式表示。

av≒gm1×(rds1//rds2)…(25)

gm1是第1晶体管m1的互导。rds1是第1晶体管m1的漏极阻抗。rds2是第2晶体管m2的漏极阻抗。

输出端子vo的阻抗zout用以下的式表示。

zout≒1/gm4…(26)

gm4是第4晶体管m4的互导。为了简化说明，将利用第4晶体管m4的源极跟随器的电压增益假设为1。

通过上述考察，图4所示的输出级a200(ab级放大器)通过与负载驱动电流iout的值无关地第4晶体管m4被保持为导通状态，能够与负载驱动状态无关地抑制电压增益av以及输出阻抗zout的变动。

如以上所述，根据本实施方式，在具有复制放大器和主放大器的ab级放大器中，即使在负载驱动状态下，通过将第1～第6晶体管维持为导通状态，能够防止电压增益以及输出阻抗根据负载驱动电流的值变化。

实施方式1的变形例.

在实施方式1中，说明为第1晶体管m1以及第3晶体管m3～第6晶体管m6设为n型mosfet，第2晶体管设为p型mosfet，进而基准电位端子v1的电位低于基准电位端子v2的电位，但不限定于此。

图7是示出实施方式1的变形例的运算放大器200的结构的图。

如图7所示，将mosfet的极性(n型、p型)调换，并且基准电位端子v1的电位高于基准电位端子v2的电位。

该运算放大器200具备差动输入级a100和输出级a300。

差动输入级a100与实施方式1同样地，对输入到非反转输入端子vip的第1电位和输入到反转输入端子vim的第2电位的差进行反转放大，而输出控制电压vg。

输出级a300是能够抑制输出阻抗的源极跟随器型ab级放大器。

输出级a300具备输入端子vi、输出端子vo、基准电位端子v1、基准电位端子v2、第1晶体管m1～第6晶体管m6以及增益控制放大器a201。在实施方式2中，将基准电位端子v1设为第2基准电位端子v1，将基准电位端子v2设为第1基准电位端子v2。第2基准电位端子v1的电位高于第1基准电位端子v2的电位。

输入端子vi接受从差动输入级a100输出的控制电压vg。

第1晶体管m1以及第3晶体管m3～第6晶体管m6是p型mosfet。第2晶体管m2是n型mosfet。第1晶体管m1、第2晶体管m2、第5晶体管m5以及第6晶体管m6构成复制放大器。第3晶体管m3以及第4晶体管m4构成主放大器。第1晶体管m1和第6晶体管m6构成输出级a300的增益控制部。

第2晶体管m2、第5晶体管m5、第6晶体管m6、第1晶体管m1在第2基准电位端子v1与第1基准电位端子v2之间串联地连接。

更具体而言，第1基准电位端子v2与第1晶体管m1的源极连接。第2基准电位端子v1与第2晶体管m2的源极连接。第1晶体管m1的漏极和第6晶体管m6的源极连接。第6晶体管m6的漏极和第5晶体管m5的源极在第1节点nd1连接。第5晶体管m5的漏极和第2晶体管m2的漏极连接。

第3晶体管m3以及第4晶体管m4在第1基准电位端子v2与第1基准电位端子v2之间串联地连接。

更具体而言，第1基准电位端子v2与第3晶体管m3的源极连接。第2基准电位端子v1与第4晶体管m4的漏极连接。第3晶体管m3的漏极和第4晶体管m4的源极与第2节点nd2连接。第2节点nd2与输出端子vo连接。

第1晶体管m1的栅极与输入端子vi连接，接受控制电压vg。第2晶体管m2的栅极接受偏置电压vb1。第3晶体管m3的栅极与输入端子vi连接，接受控制电压vg。第4晶体管m4的栅极与第5晶体管m5的栅极以及第5晶体管m5的漏极连接，接受复制放大器的输出电压vg1。第5晶体管m5的栅极与第5晶体管m5的漏极以及第4晶体管m4的栅极连接，接受复制放大器的输出电压vg1。第6晶体管m6的栅极与增益控制放大器a201的电压输出端子连接。

增益控制放大器a201具备与第5晶体管m5的源极连接的非反转输入端子、与第4晶体管m4的源极连接的反转输入端子以及与第6晶体管m6的栅极连接的电压输出端子。

第1晶体管m1是第3晶体管m3的复制。第5晶体管m5是第4晶体管m4的复制。

将第1晶体管m1的栅极长设为l1，将栅极宽设为w1。将第3晶体管m3的栅极长设为l3，将栅极宽设为w3。将第4晶体管m4的栅极长设为l4，将栅极宽设为w4。将第5晶体管m5的栅极长设为l5，将栅极宽设为w5。以下的关系成立。

(w3/l3)/(w1/l1)＝(w4/l4)/(w5/l5)＝n…(8)

其中，n是整数。

运算放大器200的动作与实施方式1的运算放大器100的动作相同，所以不反复说明。

如以上所述，即使在使实施方式1中的mosfet的极性(n型、p型)以及基准电位端子v1的电位和基准电位端子v2的电位的大小关系相反的情况下，也能够得到与实施方式1同样的效果。

实施方式2.

图8是示出实施方式2的运算放大器300的结构的图。

运算放大器300具备差动输入级a100和输出级a400。

实施方式2的输出级a400是在实施方式1的输出级a200中将第1晶体管m1和第6晶体管m6调换而得到的。

差动输入级a100与实施方式1同样地，对输入到非反转输入端子vip的第1电位和输入到反转输入端子vim的第2电位的差进行反转放大，而输出控制电压vg。

输出级a400是能够抑制输出阻抗的源极跟随器型ab级放大器。

输出级a400具备输入端子vi、输出端子vo、基准电位端子v1、基准电位端子v2、第1晶体管m1～第6晶体管m6以及增益控制放大器a201。在实施方式2中，将基准电位端子v1设为第1基准电位端子v1，将基准电位端子v2设为第2基准电位端子v2。第1基准电位端子v1的电位低于第2基准电位端子v2的电位。

输入端子vi接受从差动输入级a100输出的控制电压vg。

第1晶体管m1以及第3晶体管m3～第6晶体管m6是n型mosfet。第2晶体管m2是p型mosfet。第1晶体管m1、第2晶体管m2、第5晶体管m5以及第6晶体管m6构成复制放大器。第3晶体管m3以及第4晶体管m4构成主放大器。

第6晶体管m6、第1晶体管m1、第5晶体管m5、第2晶体管m2在第1基准电位端子v1与第2基准电位端子v2之间串联地连接。

更具体而言，第1基准电位端子v1与第6晶体管m6的源极连接。第2基准电位端子v2与第2晶体管m2的源极连接。第6晶体管m6的漏极和第1晶体管m1的源极连接。第1晶体管m1的漏极和第5晶体管m5的源极在第1节点nd1连接。第5晶体管m5的漏极和第2晶体管m2的漏极连接。

第3晶体管m3以及第4晶体管m4在第1基准电位端子v1与第2基准电位端子v2之间串联地连接。

更具体而言，第1基准电位端子v1与第3晶体管m3的源极连接。第2基准电位端子v2与第4晶体管m4的漏极连接。第3晶体管m3的漏极和第4晶体管m4的源极与第2节点nd2连接。第2节点nd2与输出端子vo连接。

第1晶体管m1的栅极与输入端子vi连接，接受控制电压vg。第2晶体管m2的栅极接受偏置电压vb1。第3晶体管m3的栅极与输入端子vi连接，接受控制电压vg。第4晶体管m4的栅极与第5晶体管m5的栅极以及第5晶体管m5的漏极连接，接受复制放大器的输出电压vg1。第5晶体管m5的栅极与第5晶体管m5的漏极以及第4晶体管m4的栅极连接，接受复制放大器的输出电压vg1。第6晶体管m6的栅极与增益控制放大器a201的电压输出端子连接。

增益控制放大器a201具备与第1节点nd1连接的非反转输入端子、与第2节点nd2连接的反转输入端子以及与第6晶体管m6的栅极连接的电压输出端子。

第6晶体管m6是第3晶体管m3的复制。第5晶体管m5是第4晶体管m4的复制。

将第6晶体管m6的栅极长设为l6，将栅极宽设为w6。将第3晶体管m3的栅极长设为l3，将栅极宽设为w3。将第4晶体管m4的栅极长设为l4，将栅极宽设为w4。将第5晶体管m5的栅极长设为l5，将栅极宽设为w5。以下的关系成立。

(w3/l3)/(w6/l6)＝(w4/l4)/(w5/l5)＝n…(8a)

其中，n是整数。

在输入到增益控制放大器a201的非反转输入端子的电压vsr和输入到反转输入端子的电压vout中产生差时，增益控制放大器a201以使第1晶体管m1在非饱和区域动作、并且使vsr与vout相等的方式使第6晶体管m6的栅极电压下降。其结果，第5晶体管m5以及第4晶体管m4的电流i5以及i4的关系成为以下。

i4＝n×i5…(23)

其结果，第4晶体管能够保持导通状态。

第6晶体管m6通过增益控制放大器a201以成为非饱和状态的方式被控制而作为可变电阻动作。

增益控制放大器a201在成为iout≤-iq的状态后降低增益。通过增益控制放大器a201和第6晶体管m6，第1晶体管m1的漏极电压降低，第1晶体管m1在非饱和区域动作。由此，第1晶体管m1成为不流过从第2晶体管m2供给的电流的大小以上的大小的电流，所以电压vg1被保持为第4晶体管m4能保持导通状态的电压。

由此，第4晶体管m4维持导通状态，与负载驱动状态无关地能够抑制电压增益av以及输出阻抗zout的变动。

如以上所述，即使在使实施方式1中的第1基准电位端子v1与第2基准电位端子v2之间的第1晶体管和第6晶体管的位置相反的情况下，也能够得到与实施方式1同样的效果。

实施方式2的变形例.

图9是示出实施方式2的变形例的运算放大器400的结构的图。

该运算放大器400具备差动输入级a100和输出级a500。

输出级a500是能够抑制输出阻抗的源极跟随器型ab级放大器。

差动输入级a100与实施方式1同样地，对输入到非反转输入端子vip的第1电位和输入到反转输入端子vim的第2电位的差进行反转放大，而输出控制电压vg。

输出级a500具备输入端子vi、输出端子vo、基准电位端子v1、基准电位端子v2、第1晶体管m1～第6晶体管m6以及增益控制放大器a201。

在实施方式2中，将第1晶体管m1以及第3晶体管m3～第6晶体管m6设为n型mosfet，将第2晶体管设为p型mosfet，进而设为基准电位端子v1的电位低于基准电位端子v2的电位。

相对于此，在本变形例中，如图9所示，将mosfet的极性(n型、p型)调换，并且基准电位端子v1的电位高于基准电位端子v2的电位。即使在本变形例中，也能够得到与实施方式2同样的效果。

实施方式3.

图10是实施方式3的运算放大器500的结构的概略图。

运算放大器500具备差动输入级a100和输出级a600。

差动输入级a100与实施方式1同样地，对输入到非反转输入端子vip的第1电位和输入到反转输入端子vim的第2电位的差进行反转放大，而输出控制电压vg。

输出级a600具有接受控制电压vg的输入端子vi。输出级a600对控制电压vg进行放大，对输出端子vo输出输出电压vout。

通过对输出级a600使用实施方式1或者实施方式2的ab级放大器，能够抑制由负载驱动电流iout的值引起的运算放大器的传递函数、即增益以及相位特性的变动，即使在使用运算放大器构成负反馈电路时，也能够确保良好的稳定性。

图11是实施方式3的运算放大器500的电路图。

差动输入级a100具备晶体管m105和晶体管m101、m102、m103、m104。晶体管m105是p型mosfet。晶体管m101、m102、m103、m104是n型mosfet。

晶体管m105具备与第2基准电位端子v2连接的源极、与节点n1连接的漏极以及接受偏置电压vb1的栅极。

晶体管m101具备与节点n1连接的源极、与晶体管m103的漏极连接的漏极以及与反转输入端子vim连接的栅极。

晶体管m102具备与节点n1连接的源极、与节点n2连接的漏极以及与非反转输入端子vip连接的栅极。

晶体管m103具备与第1基准电位端子v1连接的源极、与晶体管m101的漏极连接的漏极以及与晶体管m104的栅极及晶体管m103的漏极连接的栅极。

晶体管m104具备与第1基准电位端子v1连接的源极、与节点n2连接的漏极以及与晶体管m103的栅极及晶体管m103的漏极连接的栅极。

从节点n2输出控制电压vg。

输出级a600的增益控制放大器a201以外的结构除了具备电容元件cc1的方面以外，与图4的输出级a200相同。电容元件cc1连接于第5晶体管m5的源极与输入端子vi之间。电容元件cc1是为了相位补偿而设置的。

增益控制放大器a201具备晶体管m15和晶体管m11、m12、m13、m14。晶体管m15是p型mosfet。晶体管m11、m12、m13、m14是n型mosfet。

晶体管m15具备与第2基准电位端子v2连接的源极、与节点n3连接的漏极以及接受偏置电压vb1的栅极。

晶体管m11具备与节点n3连接的源极、与晶体管m13的漏极连接的漏极以及接受电压vsr的栅极。

晶体管m12具备与节点n3连接的源极、与第6晶体管m6的栅极连接的漏极以及与输出端子vo连接的栅极。

晶体管m13具备与第1基准电位端子v1连接的源极、与晶体管m11的漏极连接的漏极以及与晶体管m14的栅极及晶体管m13的漏极连接的栅极。

晶体管m14具备与第1基准电位端子v1连接的源极、与晶体管m12的漏极连接的漏极以及与晶体管m13的栅极连接的栅极。

实施方式4.

图12是实施方式4的运算放大器600的结构的概略图。

运算放大器600具备差动输入级a101、输出级a600、输出级a300以及共模反馈放大器(cmfb)c400。

差动输入级a101对输入到非反转输入端子vip的第1电位和输入到反转输入端子vim的第2电位的差进行反转放大，而输出非反转中间电压vgp以及反转中间电压vgm。

输出级a600具有接受非反转中间电压vgp的输入端子vi1。输出级a600对非反转中间电压vgp进行反转放大，从反转输出端子vom输出反转输出电压vout1。

输出级a300具有接受反转中间电压vgm的输入端子vi2。输出级a300对反转中间电压vgm进行放大，从非反转输出端子vop输出非反转输出电压vout2。

共模反馈放大器(cmfb)c400接受非反转输出电压vout2以及反转输出电压vout1，以使非反转输出电压vout2和反转输出电压vout1的中间电压与基准电压一致的方式，生成用于控制差动输入级a101的共模反馈电压vcmfb，并送到差动输入级a101。

图13是实施方式4的运算放大器600的电路图。

在图13中，输出级a600的结构除了输入端子从vi变更为vi1，输出端子从vo变更为非反转输出端子vop，电压vsr变更为vsr1的方面以外，与图11的输出级a600的结构相同。

输出级a300具有与输出级a600同样的结构，同样地动作。

输出级a300是能够抑制输出阻抗的源极跟随器型ab级放大器。

输出级a300具备输入端子vi2、反转输出端子vom、第1晶体管m301、第2晶体管m302、第3晶体管m303、第4晶体管m304、第5晶体管m305、第6晶体管m306、电容元件cc2以及增益控制放大器a301。

输入端子vi2接受从差动输入级a101输出的反转中间电压vgm。

第1晶体管m1以及第3晶体管m303～第6晶体管m306是n型mosfet。第2晶体管m302是p型mosfet。第1晶体管m301、第2晶体管m302、第5晶体管m305以及第6晶体管m306构成复制放大器。第3晶体管m303以及第4晶体管m304构成主放大器。第1晶体管m301和第6晶体管m306构成输出级a300的增益控制部g301。

第1晶体管m301、第6晶体管m306、第5晶体管m5、第2晶体管m302在第1基准电位端子v1与第2基准电位端子v2之间串联地连接。

更具体而言，第1基准电位端子v1与第1晶体管m301的源极连接。第2基准电位端子v2与第2晶体管m302的源极连接。第1晶体管m301的漏极和第6晶体管m306的源极连接。第6晶体管m306的漏极和第5晶体管m305的源极在第3节点nd3连接。第5晶体管m305的漏极和第2晶体管m302的漏极连接。

第3晶体管m303以及第4晶体管m304在第1基准电位端子v1与第2基准电位端子v2之间串联地连接。

更具体而言，第1基准电位端子v1与第3晶体管m303的源极连接。第2基准电位端子v2与第4晶体管m304的漏极连接。第3晶体管m303的漏极和第4晶体管m304的源极与第4节点nd4连接。第4节点nd4与反转输出端子vom连接。

第1晶体管m301的栅极与输入端子vi2连接，接受非反转中间电压vgp。第2晶体管m302的栅极接受偏置电压vb1。第3晶体管m303的栅极与输入端子vi2连接，接受非反转中间电压vgp。第4晶体管m304的栅极与第5晶体管m305的栅极以及第5晶体管m305的漏极连接，接受复制放大器的输出电压vg2。第5晶体管m305的栅极与第5晶体管m305的漏极以及第4晶体管m304的栅极连接，接受复制放大器的输出电压vg2。第6晶体管m306的栅极与增益控制放大器a301的电压输出端子连接。

将第1晶体管m301的栅极长设为l1，将栅极宽设为w1。将第3晶体管m303的栅极长设为l3，将栅极宽设为w3。将第4晶体管m304的栅极长设为l4，将栅极宽设为w4。将第5晶体管m305的栅极长设为l5，将栅极宽设为w5。以下的关系成立。

(w3/l3)/(w1/l1)＝(w4/l4)/(w5/l5)＝n…(8)

其中，n是整数。

增益控制放大器a301具备晶体管m315和晶体管m311、m312、m313、m314。晶体管m315是p型mosfet。晶体管m311、m312、m313、m314是n型mosfet。

晶体管m315具备与第2基准电位端子v2连接的源极、与节点n13连接的漏极以及接受偏置电压vb1的栅极。

晶体管m311具备与节点n13连接的源极、与晶体管m313的漏极连接的漏极以及接受电压vsr2的栅极。

晶体管m312具备与节点n13连接的源极、与第6晶体管m306的栅极连接的漏极以及与反转输出端子vom连接的栅极。

晶体管m313具备与第1基准电位端子v1连接的源极、与晶体管m311的漏极连接的漏极以及与晶体管m314的栅极及晶体管m313的漏极连接的栅极。

晶体管m314具备与第1基准电位端子v1连接的源极、与晶体管m312的漏极连接的漏极以及与晶体管m313的栅极连接的栅极。

差动输入级a101具备晶体管m105和晶体管m101、m102、m103、m104。晶体管m105是p型mosfet。晶体管m101、m102、m103、m104是n型mosfet。

晶体管m105具备与第2基准电位端子v2连接的源极、与节点n1连接的漏极以及接受偏置电压vb1的栅极。

晶体管m101具备与节点n1连接的源极、与节点n4连接的漏极以及与反转输入端子vim连接的栅极。

晶体管m102具备与节点n1连接的源极、与节点n2连接的漏极以及与非反转输入端子vip连接的栅极。

晶体管m103具备与第1基准电位端子v1连接的源极、与节点n4连接的漏极以及接受共模反馈电压vcmfb的栅极。从节点n4输出反转中间电压vgm。反转中间电压vgm被供给到输出级a300的输入端子vi2。

晶体管m104具备与第1基准电位端子v1连接的源极、与节点n2连接的漏极以及接受共模反馈电压vcmfb的栅极。从节点n2输出反转中间电压vgm。反转中间电压vgm被供给到输出级a200的输入端子vi1。

共模反馈放大器c400具备晶体管m405、晶体管m401、m402、m403、m404以及电阻元件r401、402。晶体管m405是p型mosfet。晶体管m401、m402、m403、m404是n型mosfet。

电阻元件r401的一端与非反转输出端子vop连接，接受非反转输出电压vout2。电阻元件r402的一端与反转输出端子vom连接，接受反转输出电压vout1。电阻元件r401的另一端以及电阻元件r402的另一端与晶体管m402的栅极连接。通过电阻元件r401和电阻元件r402，将非反转输出电压vout2和反转输出电压vout1的中间电压vm{＝(vout1+vout2)/2}供给到晶体管m402的栅极。

晶体管m405具备与第2基准电位端子v2连接的源极、与节点n5连接的漏极以及接受偏置电压vb1的栅极。

晶体管m401具备与节点n5连接的源极、与晶体管m403的漏极连接的漏极以及接受基准电压vcm的栅极。

晶体管m402具备与节点n5连接的源极、与节点n6连接的漏极以及接受中间电压vm的栅极。

晶体管m403具备与第1基准电位端子v1连接的源极、与晶体管m401的漏极连接的漏极以及与晶体管m403的漏极连接的栅极。

晶体管m404具备与第1基准电位端子v1连接的源极、与节点n6连接的漏极以及与晶体管m404的漏极连接的栅极。

从节点n6输出共模反馈电压vcmfb，送到差动输入级a101。

例如，在中间电压vm高于基准电压vcm的情况下，共模反馈放大器(cmfb)c400使共模反馈电压vcmfb的大小降低。由此，以使晶体管m3以及晶体管m303的栅极电压增加而使输出电压vout1、vout2降低的方式动作。

如以上所述，根据本实施方式，能够使用在实施方式1、实施方式1的变形例、实施方式2、实施方式2的变形例中说明的ab级放大器，实现全差动运算放大器。

实施方式5.

图14是实施方式5的运算放大器700的结构的概略图。

运算放大器700具备差动输入级a102、输出级a600、输出级a300以及共模反馈放大器(cmfb)c400。

输出级a600、输出级a300以及共模反馈放大器c400与在实施方式4中说明的部分相同。

差动输入级a102是具有分别接受差动输入电压的2个差动对的2重差动型差动输出放大器。具体而言，差动输入级a102对输入到第1非反转输入端子vipp的第1电位和输入到第1反转输入端子vipm的第2电位的差进行放大。差动输入级a102对输入到第2非反转输入端子vimp的第3电位和输入到第2反转输入端子vimm的第4电位的差进行放大。差动输入级a102对放大后的2个电压的差进行加法，输出反转中间电压vgm、非反转中间电压vgp。

图15是实施方式5的运算放大器700的电路图。

在图15中，输出级a600、a300的结构与图13的输出级a600、a300的结构相同。另外，共模反馈放大器c400的结构与图13的共模反馈放大器c400的结构相同。

差动输入级a102具备第1差动对80、第2差动对90以及晶体管m105、m115、m103、m104。第1差动对80具备晶体管m101和晶体管m102。第2差动对90具备晶体管m111和晶体管m112。

晶体管m105、m115是p型mosfet。晶体管m101、m102、m103、m104、m111、m112是n型mosfet。

晶体管m105具备与第2基准电位端子v2连接的源极、与节点n1连接的漏极以及接受偏置电压vb1的栅极。

晶体管m115具备与第2基准电位端子v2连接的源极、与节点n7连接的漏极以及接受偏置电压vb1的栅极。

晶体管m101具备与节点n1连接的源极、与节点n4连接的漏极以及与第1反转输入端子vipm连接的栅极。

晶体管m102具备与节点n1连接的源极、与节点n2连接的漏极以及接受第1非反转输入端子vipp的栅极。

晶体管m111具备与节点n7连接的源极、与节点n4连接的漏极以及与第2反转输入端子vimm连接的栅极。

晶体管m112具备与节点n7连接的源极、与节点n2连接的漏极以及与第2非反转输入端子vimp连接的栅极。

在作为有源负载的晶体管m103和晶体管m104中，对由晶体管m101和m102构成的第1差动对80的输出电流与由晶体管m111和m112构成的第2差动对90的输出电流进行加法。

晶体管m103具备与第1基准电位端子v1连接的源极、与节点n4连接的漏极以及接受共模反馈电压vcmfb的栅极。从节点n4输出反转中间电压vgm。反转中间电压vgm被供给到输出级a300。

晶体管m104具备与第1基准电位端子v1连接的源极、与节点n2连接的漏极以及接受共模反馈电压vcmfb的栅极。从节点n2输出反转中间电压vgm。反转中间电压vgm被供给到输出级a600。

如以上所述，根据本实施方式，能够使用在实施方式1、实施方式1的变形例、实施方式2、实施方式2的变形例中说明的ab级放大器，实现多输入全差动运算放大器。

此外，设为在输出级a600以及a300具备构成实施方式1的ab级放大器的输出级的结构，但也可以设为具备构成实施方式1的变形例、实施方式2或者实施方式2的变形例所涉及的ab级放大器的输出级的结构。

另外，在实施方式1～5中，说明为晶体管全部由mosfet构成，但不限定于此。当然能够使用双极性晶体管构成实施方式1～5的晶体管的一部分或者全部。

应认为本次公开的实施方式在所有方面仅为例示而非限制性的。本发明的范围并非上述说明表示而由权利要求书表示，意图包括与权利要求书均等的意义以及范围内的所有变更。