一种固态图像拾取装置及其制造方法与流程

本发明涉及半导体芯片封装测试制造领域，具体涉及一种固态图像拾取装置及其制造方法。

背景技术：

固态图像拾取装置是摄像模组的核心部件，cmos固态图像拾取装置与电荷耦合器件是当前两种主流固态图像拾取装置。其中，电荷耦合器件集成在单晶硅材料上，像素信号逐行逐列依此移动并在边缘出口位置依此放大，cmos固态图像拾取装置集成在金属氧化物半导体材料上，每个像素点均带有信号放大器，像素信号可以直接扫描导出。cmos具有低成本、设计简单、尺寸小、功耗低等优势。随着技术成熟进步，ccd已经逐渐被cmos固态图像拾取装置取代。

现有的cmos固态图像拾取装置，一般是先对其衬底进行有源面的盖玻璃封装，然后进行背面钻孔和布线。具体可以参见图9，盖玻璃4通过具有粘合性的间隔件3粘合于半导体衬底1上，所述半导体衬底1上具有有源区2(或感测器)和多个焊盘6，为了引出电极，需要在半导体衬底1的背面形成通孔5，所述通孔5露出所述多个焊盘6，然后形成绝缘层7和布线层8，布线层8将焊盘6的信号引出至背面，布线层8被塑封层9密封且通过凸块10最终引出。该种封装结构，在有源区2与布线层8之间(a位置)由于存在电势差，会在该两者之间存在寄生电容，其对电连接也是不利的，可能会有漏电风险。

技术实现要素：

基于解决上述问题，本发明提供了一种固态图像拾取装置，其包括：半导体衬底、间隔件和盖玻璃；

所述盖玻璃通过所述间隔件黏附于所述半导体衬底的上表面上；

所述半导体衬底的上表面上设置有感测区和多个焊盘，所述焊盘围绕在所述感测区周围；且在所述半导体衬底的下表面设置有多个盲孔；所述多个盲孔与所述多个焊盘对应，所述多个盲孔的底部露出所述多个焊盘；

所述半导体衬底还包括掺杂第一半导体类型的第一掺杂区以及掺杂第二半导体类型的第二掺杂区，所述第一掺杂区和第二掺杂区从所述盲孔的侧壁延伸至所述下表面，且所述第一掺杂区具有第一深度，所述第二掺杂区具有第二深度，其中，所述第一深度大于所述第二深度；

在所述盲孔的侧壁以及所述下表面上覆盖有应力缓冲层，所述应力缓冲层露出所述多个焊盘；在所述应力缓冲层上设置有布线层，所述布线层电连接所述多个焊盘；

在所述下表面形成有树脂密封层，所述树脂密封层填充所述多个盲孔且覆盖所述下表面，所述树脂密封层在所述下表面具有露出部分所述布线层的开口，多个凸块形成于所述开口中。

其中，所述应力缓冲层完全覆盖所述第二掺杂区，且与所述第二掺杂区直接接触。

其中，所述布线层从所述盲孔底部沿着所述盲孔的侧壁延伸至所述下表面。

其中，所述应力缓冲层为拉应力的氮化硅或氮氧化硅。

其中，所述第一半导体类型为as，所述第二半导体类型为p，所述第一掺杂区与所述第二掺杂区为浅掺杂，其掺杂浓度为1e17-5e17cm^-3。

本发明还提供了一种固态图像拾取装置的制造方法，其包括：

(1)提供具有多个感测区和多个焊盘的半导体衬底，并将盖玻璃通过间隔件黏合到所述半导体衬底的上表面；

(2)在所述半导体衬底的下表面形成多个盲孔，所述多个盲孔与所述多个焊盘对应，且所述多个盲孔露出所述多个焊盘；

(3)对所述下表面进行第一半导体类型掺杂以在所述多个盲孔的侧壁以及所述下表面形成第一掺杂区，所述轻掺杂区具有第一深度；

(4)对所述下表面进行第二半导体类型掺杂以在所述多个盲孔的侧壁以及所述下表面形成第二掺杂区，所述第二掺杂区具有第二深度；其中，所述第一深度大于所述第二深度；

(5)在所述第二掺杂区上形成应力缓冲层，所述应力缓冲层露出所述多个焊盘；

(6)在所述应力缓冲层上形成布线层，所述布线层电连接所述多个焊盘；

(7)在所述下表面形成树脂密封层，所述树脂密封层填充所述多个盲孔且覆盖所述下表面，所述树脂密封层在所述下表面具有露出部分所述布线层的开口，并将多个凸块形成于所述开口中。

其中，形成第一掺杂区和第二掺杂区的方法采用原位离子掺杂工艺。

其中，所述应力缓冲层采用共沉积方法形成，其厚度大于所述第二掺杂区的外表面的粗糙度。

其中，所述应力缓冲层为拉应力的氮化硅或氮氧化硅。

其中，所述第一半导体类型为as，所述第二半导体类型为p，所述第一掺杂区与所述第二掺杂区为浅掺杂，其掺杂浓度为1e17-5e17cm^-3。

根据本发明的固态图像拾取装置，其利用第一掺杂区和第二掺杂区形成反向pn结，以减小寄生电容，防止漏电和电流的聚集；并且在形成由于第一掺杂区和第二掺杂区采用原位掺杂方式，会导致该区域的应力过大，不利于布线层的连接可靠性，引出在第二掺杂区上的布线层上设置应力缓冲层，以防止应力损毁布线层。

附图说明

图1为本发明的固态图像拾取装置的剖视图；

图2-8为本发明的固态图像拾取装置制造方法的示意图；

图9为现有的固态图像拾取装置的剖视图。

具体实施方式

参见图1，该本发明包括半导体衬底20、间隔件23和盖玻璃24。所述半导体衬底20为传统的硅材料，其由半导体晶圆切割而得到，其包括相对的上表面和下表面，在所述上表面上的多个焊盘22和感测区21，所述焊盘22电接所述感测区21，且所述焊盘22围绕在所述感测区21周围。

所述盖玻璃24通过所述间隔件23黏附于所述半导体衬底20的上表面上；其中，所述盖玻璃24可以是具有滤光层的玻璃板，其尺寸与半导体衬底20的尺寸相当，且具有较薄的厚度。所述间隔件23可以是光固化树脂或者热固化树脂，其固化之间具有粘性，可以将所述盖玻璃24与所述半导体衬底20很好的粘附起来。

在所述半导体衬底20的下表面设置有多个盲孔25，所述多个盲孔25露出所述多个焊盘22；所述半导体衬底20还包括掺杂第一半导体类型的第一掺杂区26以及掺杂第二半导体类型的第二掺杂区27，所述第一掺杂区26和第二掺杂区27从所述盲孔25的侧壁延伸至所述下表面，且所述第一掺杂区26具有第一深度，所述第二掺杂区27具有第二深度，其中，所述第一深度大于所述第二深度；所述第一掺杂区26的掺杂元素为砷，该重掺杂区的浓度小于1e17cm^-3。所述第二掺杂区27的掺杂元素为磷，该重掺杂区的浓度小于1e17cm^-3。此外，第一掺杂区26和第二掺杂区27的掺杂类型可以相互替换。以此利用第一掺杂区26和第二掺杂区27形成反向pn结，以减小寄生电容，防止漏电和电流的聚集；并且在形成由于第一掺杂区26和第二掺杂区27采用原位掺杂方式，会导致该区域的应力过大，不利于后续布线层28的连接可靠性。

因此，在所述盲孔25的侧壁以及所述下表面上覆盖应力缓冲层28，所述应力缓冲层28通过图案化工艺露出所述多个焊盘22。所述应力缓冲层28为拉应力的氮化硅或氮氧化硅，所述应力缓冲层28完全覆盖所述第二掺杂区27，且与所述第二掺杂区27直接接触。

在所述应力缓冲层28上设置有布线层29，所述布线层29电连接所述多个焊盘22；所述布线层29从所述盲孔25底部沿着所述盲孔25的侧壁延伸至所述下表面。

在所述下表面形成有树脂密封层30，所述树脂密封层30填充所述多个盲孔25且覆盖所述下表面，所述树脂密封层30在所述下表面具有露出部分所述布线层29的开口，多个凸块31形成于所述开口中。

根据本发明的固态图像拾取装置，其利用第一掺杂区和第二掺杂区形成反向pn结，以减小寄生电容，防止漏电和电流的聚集；并且在形成由于第一掺杂区和第二掺杂区采用原位掺杂方式，会导致该区域的应力过大，不利于布线层的连接可靠性，引出在第二掺杂区上的布线层上设置应力缓冲层，以防止应力损毁布线层。

为了得到上述固态图像拾取装置，本发明还提供了一种固态图像拾取装置的制造方法，其包括：

(1)提供具有多个感测区和多个焊盘的半导体衬底，并将盖玻璃通过间隔件黏合到所述半导体衬底的上表面；

(2)在所述半导体衬底的下表面形成多个盲孔，所述多个盲孔与所述多个焊盘对应，且所述多个盲孔露出所述多个焊盘；

(3)对所述下表面进行第一半导体类型掺杂以在所述多个盲孔的侧壁以及所述下表面形成第一掺杂区，所述轻掺杂区具有第一深度；

(4)对所述下表面进行第二半导体类型掺杂以在所述多个盲孔的侧壁以及所述下表面形成第二掺杂区，所述第二掺杂区具有第二深度；其中，所述第一深度大于所述第二深度；

(5)在所述第二掺杂区上形成应力缓冲层，所述应力缓冲层露出所述多个焊盘；

(6)在所述应力缓冲层上形成布线层，所述布线层电连接所述多个焊盘；

(7)在所述下表面形成树脂密封层，所述树脂密封层填充所述多个盲孔且覆盖所述下表面，所述树脂密封层在所述下表面具有露出部分所述布线层的开口，并将多个凸块形成于所述开口中。

其中，形成第一掺杂区和第二掺杂区的方法采用原位离子掺杂工艺。

其中，所述应力缓冲层采用共沉积方法形成，其厚度大于所述第二掺杂区的外表面的粗糙度。

其中，所述应力缓冲层为拉应力的氮化硅或氮氧化硅。

其中，所述第一半导体类型为as，所述第二半导体类型为p，所述第一掺杂区与所述第二掺杂区为浅掺杂，其掺杂浓度为1e17-5e17cm^-3。

具体的，参见图2-8，其包括以下步骤：

参见图2，提供具有多个感测区21和多个焊盘22的半导体衬底20，并将盖玻璃24通过间隔件23黏合到所述半导体衬底20的上表面；其中所述半导体衬底20可以是硅晶圆，在粘合所述盖玻璃24之后可以通过化学机械抛光技术对所述半导体衬底20的下表面进行减薄，以实现薄型化。

参见图3，在所述半导体衬底20的下表面形成多个盲孔25，所述多个盲孔25与所述多个焊盘22对应，且所述多个盲孔25露出所述多个焊盘22。形成所述多个盲孔25通过激光钻孔或者干法刻蚀实现。

接着参见图4，对所述半导体衬底20进行第一半导体类型的原位离子掺杂以在所述多个盲孔25的侧壁以及所述下表面形成第一掺杂区26，所述第一掺杂区26具有第一深度。

然后参见图5，对所述下表面进行第二半导体类型的原位离子掺杂以在所述多个盲孔25的底部以及所述下表面形成第二掺杂区27，所述第二掺杂区27具有第二深度；其中，所述第一深度大于所述第二深度。上述两次原位掺杂会使掺杂区的晶格结构变化，例如晶格扩大，进而使得该掺杂区26和27具有较大的应力，其是不利于电连接的。且在等离子掺杂时，会对硅衬底的表面位置产生缺陷。

参见图6，在所述下表面和所述多个盲孔25的底面和侧壁上设置应力缓冲层28，该应力缓冲层28为绝缘材料，其优选为拉应力的氮化硅或者氮氧化硅，且通过cvd或者pe-cvd等沉积方法形成。然后进行图案化以形成开口，所述开口露出焊盘22。

参见图7，在所述应力缓冲层28上形成布线层29，所述布线层29电连接所述多个焊盘22。所述布线层29从所述盲孔25的底部延伸至所述下表面，所述布线层29采用磁控溅射、化学气相沉积或物理气相沉积方法形成，其材质选自铜、铝、镍、银或金等或其合金。

参见图8，在所述下表面形成树脂密封层30，所述树脂密封层30填充所述多个盲孔25且覆盖所述下表面，所述树脂密封层30在所述下表面具有开口，然后将多个凸块31形成于所述开口中。所述树脂密封层30为聚合物树脂材料，优选为环氧树脂、硅树脂、聚酰亚胺树脂等，且可以通过注塑工艺、模制工艺、涂抹工艺或者印刷工艺形成，一般而言需要经过固化实现定型。

最后，沿着图8的切割线c进行单体化切割以形成图1所示的固态图像拾取装置。

根据本发明的固态图像拾取装置，其利用第一掺杂区和第二掺杂区形成反向pn结，以减小寄生电容，防止漏电和电流的聚集；并且在形成由于第一掺杂区和第二掺杂区采用原位掺杂方式，会导致该区域的应力过大，不利于布线层的连接可靠性，引出在第二掺杂区上的布线层上设置应力缓冲层，以防止应力损毁布线层。

最后应说明的是：显然，上述实施例仅仅是为清楚地说明本发明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引申出的显而易见的变化或变动仍处于本发明的保护范围之中。