半导体设备封装和其制造方法与流程

本公开涉及一种半导体设备封装，并且具体地涉及一种包含至少一个支撑件或不含任何支撑件的半导体设备封装以及制造所述半导体设备封装的方法。

背景技术：

为迎合微型化和功能增加的趋势，半导体设备封装可以通过多面堆叠(3d堆叠)将多个电子设备集成在封装内的不同衬底上，其中上部衬底和下部衬底通过支撑件或插入件互连。然而，支撑件占据衬底的某些区域，这可能对半导体设备封装的衬底上可用于电子组件的区域产生相当大的约束。

有鉴于此，期望设计一种具有有限数量的支撑件并且同时保持半导体设备封装的稳定性的半导体设备封装。

技术实现要素：

根据本公开的一些实施例，提供了一种半导体设备封装。所述半导体设备封装包含第一载体、包封料、第二载体和一或多个支撑件。所述第一载体具有第一表面和与所述第一表面相连的第一侧面。所述包封料位于所述第一载体的所述第一表面上，并且所述第一载体的所述第一侧面从所述包封料暴露。所述第二载体安置在所述第一载体之上。所述一或多个支撑件与所述第一载体的所述第一侧面间隔开并且连接在所述第一载体与所述第二载体之间。所述一或多个支撑件相对于所述第一载体的地理中心不对称地布置。所述一或多个支撑件完全密封在所述包封料中。

根据本公开的一些实施例，提供了一种半导体设备封装。所述半导体设备封装包含第一载体、第二载体和包封料。所述第一载体具有第一表面、与所述第一表面相连的第一侧面以及与所述第一表面相连的第二侧面。所述第二载体安置在所述第一载体之上。所述包封料位于所述第一载体与所述第二载体之间并且覆盖所述第一载体的所述第一表面。所述第一载体的所述第一侧面和所述第二侧面中的每个侧面从所述包封料暴露。所述包封料不含支撑件。

根据本公开的一些实施例，提供了一种制造半导体设备封装的方法。所述方法包含：提供具有第一表面的第一载体，所述第一载体包含能够沿划线彼此分离的第一子载体和第二子载体；以及在所述第一载体的所述第一表面上提供支撑件，所述支撑件与所述划线间隔开并且从子载体的角度看，相对于所述第一子载体和所述第二子载体中的每个子载体的地理中心不对称地布置。

附图说明

当与附图一起阅读以下详细描述时，可以根据以下详细描述容易地理解本公开的各方面。注意，各种特征可能未按比例绘制，并且为了讨论的清楚起见，可以任意增大或减小各种特征的尺寸。

图1a展示了根据本公开的实施例的半导体设备封装的横截面视图。

图1b展示了图1a中的半导体设备封装的左侧视图。

图1c展示了图1a中的半导体设备封装的右侧视图。

图2展示了根据本公开的另一个实施例的半导体设备封装的横截面视图。

图3展示了根据本公开的又另一个实施例的半导体设备封装的横截面视图。

图4a、图4b、图4c、图4d和图4e展示了根据本公开的一些实施例的用于制造半导体设备封装的方法。

图5展示了根据本公开的实施例的半导体设备堆叠的透视图。

图6展示了根据本公开的另一个实施例的半导体设备堆叠的透视图。

图7展示了根据本公开的又另一个实施例的半导体设备堆叠的透视图。

图8a展示了根据本公开的仍另一个实施例的半导体设备堆叠的透视图。

图8b展示了根据本公开的又仍另一个实施例的半导体设备堆叠的透视图。

图8c展示了根据本公开的仍又另一个实施例的半导体设备堆叠的透视图。

图8d展示了根据本公开的一些实施例的半导体设备堆叠的透视图。

具体实施方式

本公开提供了一种半导体设备封装和其制造方法。半导体设备封装的实施例能够实现厚度减小的薄型封装。此外，本公开的半导体设备封装可以减少支撑件的数量，并且因此减少一些现有方法中支撑件将占用的空间。因此，本公开的半导体设备封装可以容纳更多的电子组件并同时保持封装结构的稳定性。此外，本公开的半导体设备封装可以不含任何支撑件。本公开的半导体设备封装的支撑件不会被切割，由此避免了在一些现有方法中会发生的氧化问题。

图1a展示了根据本公开的一些实施例的半导体设备封装1的横截面视图。图1b展示了根据本公开的一些实施例的半导体设备封装1的左侧视图。图1c展示了根据本公开的一些实施例的半导体设备封装1的右侧视图。

参考图1a、1b和1c，半导体设备封装1包含第一载体11、第二载体12、一或多个支撑件13、包封料14、一或多个电子组件15和电触点16。半导体设备封装1例如应用于2.5d/3d集成和组装。

第一载体11具有上表面111、下表面112、第一侧面113和与第一侧面113相反的第二侧面114。侧面113和114两者均与上表面111相连。类似地，第二载体12具有上表面121、下表面122、第一侧面123和与第一侧面123相反的第二侧面124。侧面123和侧面124两者均与上表面121相连。第二载体12安置在第一载体上11之上。第一载体11的第一侧面113与第二载体12的第一侧面123齐平。本实施例中的第一载体11的第二侧面114与第二载体12的第二侧面124不齐平。

第一载体11和第二载体12中的每个载体可以包括衬底、晶圆、印刷电路板、面板等。在一些实施例中，第一载体11可以被称为主板或母板，而第二载体12可以被称为子板(sub-board或daughterboard)。

在实施例中，第一载体11和第二载体12可以是内部具有一或多个导电迹线层或布线层的衬底。例如，第一载体11可以包含具有导电迹线11c的刚性衬底11s，各种组件、一或多个支撑件(例如，插入件)等可以连接到所述导电迹线11c。类似地，第二载体12可包含具有导电迹线12c的刚性衬底12s，各种组件、一或多个支撑件(例如，插入件)等可以连接到所述导电迹线12c。导电迹线11c、12c可以全部或部分包含在刚性衬底11s、12s内，并且还可以分别形成于上表面111、121上。导电迹线11c、12c可以由合适的材料(如铜等)形成。

支撑件13可以根据应用而各自包括但不限于插入件、接线柱或支柱等。支撑件13可以具有圆柱形形状、四角形形状或球形形状。为了便于电连接，所述一或多个支撑件13中的至少一个支撑件可以电连接在第一载体11与第二载体12之间。在一些实施例中，所述一或多个支撑件13中的至少一个支撑件具有从所述至少一个支撑件的底侧延伸到顶侧的通孔。

如图1a和1c所示，支撑件13安置在第一载体11的表面111上，并且连接在第一载体11的上表面111与第二载体12的下表面122之间。支撑件13可以使用表面安装技术(smt)安装在第一载体11上。

所述一或多个支撑件13与第一载体11的第一侧面113间隔开并且相对于第一载体11或第二载体12的地理中心(geographiccenter)不对称地布置。如图1a和1c所示，支撑件13包含一行支撑件，所述一行支撑件沿着并靠近第一载体11的第二侧面114布置在第一表面111上。如图1a和1b所示，沿着或靠近第一载体11的第一侧面113未安装支撑件。

所述多个电子组件15使用例如smt技术安置或安装在第一载体11的上表面111和/或第二载体12的上表面121上。由于沿着第一载体11的第一侧面113未安装支撑件，因此增加了第一载体11和第二载体12之间用于容纳电子组件15的空间。也就是说，可以靠近第一载体11的第一侧面113安装另外的电子组件15。

包封料14完全覆盖所述一或多个支撑件13和所述电子组件15。包封料14覆盖第二载体12的上表面121和下表面122的至少一部分。包封料14覆盖第一载体11的上表面111的至少一部分。在此实施例中，第一载体11的第一侧面113和第二侧面114以及第二载体12的第一侧面123从包封料14暴露。第二载体12的第二侧面124密封在包封料14内。

包封料14包含具有相对低介电常数的材料。在一些实施例中，包封体14包含具有填料的环氧树脂、模制原料(例如，环氧树脂模制原料或其它模制原料)、聚酰亚胺、酚类化合物或材料、其中分散有硅树脂的材料或其组合。

电触点16(例如，焊球)安置在第一载体11的下表面112上并且电连接到第一载体11的导电迹线11c。电触点16提供半导体设备封装1与外部组件(例如，外部电路或电路板)之间的电连接。在一些实施例中，电触点16包含可控塌陷芯片连接(c4)凸点、球栅阵列(bga)或平面网格阵列(lga)。

图2展示了根据本公开的一些实施例的半导体设备封装2的横截面视图。

参考图2，半导体设备封装2包含第一载体11、第二载体12、一或多个支撑件13、包封料14、一或多个电子组件15和电触点16。图2的半导体设备封装2与图1的半导体设备封装1类似，除了例如半导体设备封装2进一步包含安装在第一载体11的上表面111上的另外的电子组件25之外。

如图2所示，第二载体12的宽度w2比第一载体11的宽度w1短。如此，第一载体11的上表面111的一部分从第二载体12暴露。因此，另外的电子组件25可以安装在第一载体11的上表面111的暴露部分上。也就是说，一或多个电子组件可以安装在第一载体11的位于所述一或多个支撑件13外部的外围上。在此实施例中，电子组件25的高度h1大于第一载体11的上表面111与第二载体12的下表面122之间的距离。因此，图2的半导体设备封装2适于将一或多个较高的电子组件安装在第一载体11的位于所述一或多个支撑件13外部外围上或周围。

由于第二载体12的宽度w2比第一载体11的宽度w1短，所以所述一或多个电子组件15可以安装在第一载体11的位于所述一或多个支撑件13外部的外围上。

图3展示了根据本公开的一些实施例的半导体设备封装3的横截面视图。

参考图3，半导体设备封装3包含第一载体11、第二载体12、包封料14、一或多个电子组件15、35和电触点16。图3所示的半导体设备封装3与图1和2所示的半导体设备封装1和2之间的区别在于，半导体设备封装3的包封料14不含任何支撑件。包封料14是相对刚性的层，在第一载体11与第二载体12之间提供足够的机械支撑，并且因此保持结构可靠性。

在此实施例中，第一载体11的述第一侧面113和第二侧面114从包封料14暴露。另外，第二载体12的第一侧面123和第二侧面124从包封料14暴露。第二载体12的第一侧面123与第一载体11的第一侧面113齐平。同样，第二载体12的第二侧面124与第一载体11的第二侧面114齐平。由于在第一载体11的上表面111上未安装支撑件，所以可以靠近第一载体11的第一侧面113和第二侧面114安装更多电子组件(例如，电子组件35)。

图4a、图4b、图4c、图4d和图4e展示了根据本公开的一些实施例的用于制造半导体设备封装的方法。在一些实施例中，图4a、图4b、图4c、图4d和图4e中的方法可以用于制造图1中所示的半导体设备封装1。在其它实施例中，图4a、图4b、图4c、图4d和图4e中的方法可以用于制造其它半导体设备封装。

参照图4a，提供第一载体41。第一载体41具有上表面411、与上表面411相反的下表面412、第一侧面413和与第一侧面413相反的第二侧面414。第一载体41包含子载体41a和子载体41b，所述子载体41a和子载体41b可沿划线(scribingline)cl彼此分离。

在提供第一载体41之后，通过使用键合(例如，smt)技术在第一载体41的上表面411上安装一组电子组件45a、45b。所述一组电子组件45a、45b包含第一子集电子组件45a和第二子集电子组件45b，所述第一子集电子组件45a和第二子集电子组件45b在位置上分别对应于第一载体41的子载体41a和子载体41b。

在提供第一载体41之后，通过使用键合(例如，smt)技术在第一载体41的上表面411上安装一或多个支撑件431、432。如图4a所示，支撑件431、432与划线cl间隔开，并且从子载体的角度看，相对于子载体41a和子载体41b中的每个子载体不对称地布置。

参照图4b，在安装支撑件431、432之后，在第一载体41之上附接第二载体42。第二载体42堆叠在支撑件431、432上。支撑件431、432限定第一载体41与第二载体42之间用于容纳第一子集电子组件45a和第二子集电子组件45b的空间。

第二载体42具有上表面421、与上表面421相反的下表面422、第一侧面423和与第一侧面423相反的第二侧面424。第二载体42包含子载体42a和子载体42b，所述子载体42a和子载体42b可沿划线cl彼此分离。第二载体42的子载体42a和42b在位置上分别对应于第一载体41的子载体41a和41b。

在将第二载体42堆叠在支撑件431、432上之前，通过使用键合(例如，smt)技术在第二载体42的上表面421上安装一组电子组件45c、45d。所述一组电子组件45c、45d包含第一子集电子组件45c和第二子集电子组件45d，所述第一子集电子组件45c和第二子集电子组件45d在位置上分别对应于第二载体42的子载体42a和子载体42b。

参考图4c，在将第二载体42堆叠在支撑件431、432上之后，通过包封料44包封第一载体41、第二载体42、电子组件45a、45b、45c和45d以及支撑件431、432的至少一部分以形成经过包封的半导体设备堆叠4c。包封料14可以通过模制技术(如传递模制、压缩模制或任何其它合适的工艺)形成。

支撑件431、432被包封料44完全密封。第二载体42的侧面423、424被包封料44完全密封，而第一载体41的侧面413、414从包封料44暴露。在本实施例中，第二载体42的第一侧面423与第一载体41的第一侧面413不齐平。另外，第二载体42的第二侧面424与第一载体41的第二侧面414不齐平。第二载体42的子载体42a的宽度比第一载体41的子载体41a的宽度短，因此子载体41a的上表面411的一部分从子载体42a暴露，这有利于包封料44流入第一载体41与第二衬底42之间的空间中。类似地，第二载体42的子载体42b的宽度比第一载体41的子载体41b的宽度短，因此子载体41b的上表面411的一部分从子载体42b暴露，这有利于包封料44流入第一载体41与第二衬底42之间的空间中。

参考图4d，在第一载体41的下表面412上附接多个电触点46以形成经过包封的半导体设备堆叠4d。在一些实施例中，电触点46包含c4凸点、bga或lga。

参考图4e，在附接电触点46之后，通过例如激光或刀片锯切技术沿着划线cl切割经过包封的半导体设备堆叠4d(包含第一载体41、第二载体42和包封料)以形成半导体设备封装4e和4e'。

具体而言，半导体设备封装4e包含第一载体41的子载体41a、第二载体42的子载体42a、电子组件45a、45c和支撑件431。第一载体41的子载体41a包含侧面415，所述侧面415与侧面413相反并从包封料44暴露。第二载体42的子载体42a包含侧面425，所述侧面425与侧面423相反并从包封料44暴露。子载体41a的侧面415与子载体42a的侧面425齐平。

半导体设备封装4e'包含第一载体41的子载体41b、第二载体42的子载体42b、电子组件45b、45d和支撑件432。第一载体41的子载体41b包含侧面416，所述侧面416与侧面414相反并从包封料44暴露。第二载体42的子载体42b包含侧面426，所述侧面426与侧面424相反并从包封料44暴露。子载体41b的侧面416与子载体42b的侧面426齐平。

为了更好地理解如何相对于第一子载体和第二子载体中的每个子载体的地理中心以不对称的方式安置支撑件，下面提供几个实例以说明支撑件的布置。为了简单起见，在以下实例中未示出电子组件和包封料。

图5展示了根据本公开的一些实施例的半导体设备堆叠5的透视图。

参考图5，半导体设备堆叠5包含第一载体51、第二载体52、多个支撑件53a、53b、53c、53d、53e、53f、53g、53h、53i、53j。第一载体51包含子载体51a和子载体51b。子载体51a和子载体51b可沿划线cl彼此分离。第二载体52包含子载体52a和子载体52b。子载体52a和子载体52b可沿划线cl彼此分离。布置成第一行(row)的支撑件53a、53b、53c、53d和53e沿第一载体51的侧面511安装在子载体51a上。第一行支撑件53a、53b、53c、53d和53e与划线cl平行延伸。布置成第二行的支撑件53f、53g、53h、53i和53j沿第一载体51的侧面512安装在子载体51b上。第二行支撑件53f、53g、53h、53i和53j与划线cl平行延伸。在一些实施例中，支撑件53f、53g、53h、53i和53j在沿划线cl将子载体51a与子载体51b分离的工艺期间不经历切割。

在一些其它实施例中，第一行支撑件可以沿第一载体51的侧面513安装在子载体51a和子载体51b两者上。第一行支撑件跨划线cl延伸，但是所述支撑件与划线cl间隔开(即，这些支撑件未布置在划线cl上)。类似地，第二行支撑件可以沿第一载体51的侧面514安装在子载体51a和子载体51b两者上。第二行支撑件跨划线cl延伸，但是所述支撑件与划线cl间隔开(即，这些支撑件未布置在划线cl上)。

图6展示了根据本公开的一些实施例的半导体设备堆叠6的透视图。

参考图6，半导体设备堆叠6包含第一载体61、第二载体62和多个支撑件63a、63b、63c、63d、63e、63f、63g、63h、63i、63j。第一载体61包含子载体61a、子载体61b和子载体61c。第二载体62包含子载体62a、子载体62b和子载体62c。图6中的堆叠6与图5中的堆叠5类似，除了例如堆叠6可以沿第一划线cl1和第二划线cl2分成三部分之外。

在堆叠6被分离或划分之后，堆叠6的第一部分包含子载体61a、子载体62a和第一行插入件63a、63b、63c、63d和63e。堆叠6的第二部分包含子载体61b、子载体62b和第二行插入件63f、63g、63h、63i和63j。堆叠6的第三部分包含子载体61c和子载体62c并且不含支撑件。

图7展示了根据本公开的一些实施例的半导体设备堆叠7的透视图。

参考图7，半导体设备堆叠7包含第一载体71、第二载体72和多个支撑件73a、73b、73c和73d。第一载体71包含子载体71a、子载体71b、子载体71c和子载体71d。第二载体72包含子载体72a、子载体72b、子载体72c和子载体72d。支撑件73a、73b、73c和73d分别安装在子载体71a、71b、71c和71d上。支撑件73a、73b、73c和73d的位置对应于第二载体72的四个角。

图8a展示了根据本公开的一些实施例的半导体设备堆叠8a的透视图。

半导体设备堆叠8a包含第一载体81、第二载体82、第一行支撑件83a和第二行支撑件83b。第一行支撑件83a沿第一载体81的侧面811安装。第一行支撑件83a与划线cl2和cl3平行且跨划线cl1延伸。第二行支撑件83b沿与第一载体81的侧面811相反的另一侧面812安装。第二行支撑件83b与划线cl2和cl3平行且跨划线cl1延伸。当沿划线cl1、cl2和cl3将半导体设备堆叠8分为六个部分时，中间的两个部分不含支撑件。

图8b展示了根据本公开的一些实施例的半导体设备堆叠8b的透视图。

图8b中的半导体设备堆叠8b与图8a中的半导体设备堆叠8a类似，并且因此在此不再重复堆叠8b的结构的细节。图8b中的堆叠8b与图8a中的堆叠8a之间的区别在于，半导体设备堆叠8b进一步包含第三行支撑件83c。第三行支撑件83c沿第一载体81的侧面813安装。第三行支撑件83c与划线cl1平行且在划线cl2与cl3之间延伸。

图8c展示了根据本公开的一些实施例的半导体设备堆叠8c的透视图。

图8c中的半导体设备堆叠8c与图8a中的半导体设备堆叠8a类似，并且因此在此不再重复堆叠8c的结构的细节。图8c中的堆叠8c与图8a中的堆叠8a之间的区别在于，半导体设备堆叠8c进一步包含第三行支撑件83d。第三行支撑件83d沿划线cl2安装在第一载体81上。第三行支撑件83d与划线cl2和cl3平行且跨划线cl1延伸。第一行支撑件83a、第二行支撑件83b和第三行支撑件83d未安置在划线cl1、cl2和cl3上。

图8d展示了根据本公开的一些实施例的半导体设备堆叠8d的透视图。

半导体设备堆叠8d包含第一载体81、第二载体82和四行支撑件83e、83f、83g和83h。一行支撑件83e沿第一载体81的侧面811安装。所述一行支撑件83e与划线cl2和cl3平行延伸。一行支撑件83f沿第一载体81的侧面813安装。所述一行支撑件83f与划线cl1平行延伸。一行支撑件83g沿第一载体81的侧面812安装。所述一行支撑件83g与划线cl2和cl3平行且不跨划线cl1延伸。一行支撑件83h沿第一载体81的侧面814安装。所述一行支撑件83h与划线cl1平行且不跨划线cl2延伸。

请注意，在整个本公开中，第一载体和第二载体的形状不限于矩形。第一载体和第二载体可以具有例如圆形形状或方形形状。另外，支撑件不限于圆柱体，并且可以具有例如立方形形状、立方体形状或球形形状。支撑件可以是导电的或不导电的。支撑件的数量可以根据实际应用来确定，只要支撑件与一或多条划线间隔开并且从子载体的角度看相对于第一子载体和第二子载体中的每个子载体的地理中心不对称地布置即可。

如本文所使用的，除非上下文另有明确指示，否则单数形式“一个/种(a/an)”和“所述(the)”可以包含复数指代物。在一些实施例的描述中，设置在一个组件“上”或“之上”的另一个组件可以涵盖前一组件直接位于后一组件上(例如，与其物理接触)的情况以及在前一组件与后一组件之间定位有一或多个中间组件的情况。

如本文所使用的，术语“导电的(conductive)”、“导电的(electricallyconductive)”以及“电导率(electricalconductivity)”指代输送电流的能力。导电材料通常表示对电流流动几乎没有或没有阻碍的那些材料。电导率的一种度量是西门子每米(s/m)。通常，导电材料是电导率大于约10⁴s/m，如至少10⁵s/m或至少10⁶s/m的导电材料。材料的电导率有时可能随温度变化。除非另有说明，否则材料的电导率是在室温下测量的。

另外，量、比率和其它数值在本文中有时以范围格式呈现。应当理解的是，此类范围格式是为了方便和简洁而使用的，并且应该灵活地理解为不仅包含明确指定为范围的界限的数值，而且还包含所述范围内涵盖的所有单独数值或子范围，如同每个数值和子范围被明确指定一样。

虽然已经参考本公开的具体实施例描述和展示了本公开，但是这些描绘和图示不限制本公开。本领域技术人员应当理解，在不脱离如由权利要求限定的本公开的精神和范围的情况下，可以作出各种改变并且可以在实施例内取代等效元件。图示可能不一定按比例绘制。由于制造工艺的变量等，本公开中的艺术再现与实际装置之间可能存在区别。可能存在未具体展示的本公开的其它实施例。说明书和附图应被视为是说明性的而非限制性的。可以作出修改以使特定情况、材料、物质构成、方法或工艺适于本公开的目标、精神和范围。所有此类修改均旨在落入所附权利要求的范围内。虽然已经参考以特定顺序执行的特定操作描述了本文所公开的方法，但是可以理解，可以在不脱离本公开的教导的情况下对这些操作进行组合、细分或重新排列以形成等效方法。因此，除非本文明确指出，否则操作的顺序和分组并不是本公开的限制。