一种具有更快切换速度的分离绝缘栅双极晶体管的制作方法

1.本发明涉及一种绝缘栅双极晶体管，特别是一种具有更快切换速度的分离绝缘栅双极晶体管。


背景技术：

2.绝缘栅双极晶体管(igbt)是一种具有合成结构的功率半导体器件，结构中含有金属-氧化物-半导体场效应晶体管(mosfet)以及双极结型晶体管(bjt)。igbt可以获得高于mosfet的电流密度，以及比bjt更快、更高效的开关性能以及更好地控制。此外，轻掺杂的漂移区，用以提高抗闩锁性能。同时，由于轻掺杂漂移区承受了来自底部p集电极区的高能载流子注入(high level carrier injection)，形成导通模式，因此器件仍然可以具有良好的导电性。凭借着轻松控制栅极电极、双极电流机制等mosfet的性能以及开关时间较短、功率损耗较低等优点，igbt被广泛用于高压和大功率领域。简单的说，igbt就是将mosfet和bjt的优点结合起来，兼有mosfet栅极电压控制晶体管(高阻抗输入)，又利用了bjt双载流子导电达到大电流(低导通压降)的目的。从而达到驱动功率小、饱和压降低的要求，广泛应用于600v以上变流系统如交流马达、变频器、开关电源、牵引传动等领域。
3.图1a-图1c为igbt的基本结构及其等效电路。参考图1a，igbt具有与mosfet相似的结构，基本上mosfet具有n+-n-结构而igbt具有p+-n+-n-结构。因此igbt以及mosfet可以用相似制程工艺制作。
4.参考图1b-1c，igbt的等效电路相当于晶闸管(thyristor)结构，由pnp以及npn晶体管耦合而成。但是，如图1b所示的电路结构，所述晶闸管无法正常操作，因为npn晶体管的基极以及发射极是被铝线短路(利用一位于p-base层电阻)。因此，一个igbt以及其操作原理可被视为等效于利用一个增强n-沟道mosfet作为输入级以及一个pnp晶体管作为输出级的一个反转达灵顿配置。
5.igbt是由一个mosfet及一个pnp晶体管所组成的单片结构(monolithic structure)，其操作是由n-区域的电导调制(conduction modulation)加上所述等效电路的操作。因为少数载流子经由p+-n+区域注入n-区域，电导调制发生于n-区域。电导调制会导致mosfet漏极-源极之间电阻变小。由于电导调制的作用，igbt具有非常低的导通压降，而利用高电压mosfet则非常难实现。
6.如图1c所示，典型的晶闸管是一具有三个pn接面的双稳态开关(具有开与关状态)。流经阳极(anode)与阴极(cathode)的电流(#2与#3)可以由栅极电流(#1)所控制。栅极电流(#1)开启第一晶体管101，接着第二晶体管103开启。如此一来产生正反馈，其中一个晶体管会使得另一晶体管持续开启。一旦晶闸管开启就无法简单地利用移除栅极电流来关闭，而是必须由其负载端来关闭。
7.由等效电路可以得知，igbt的饱和电压v
ce
(sat)可以表示为：
8.v
ce
(sat)＝v
be
+i
mos
(r
n-(mod)
+r
ch
)
ꢀꢀ
(1)
9.其中，v
be
:pnp晶体管基-发射极电压；
10.i
mos
:mosfet的漏极电流；
11.r
n-(mod)
:电导调制后n-区域的电阻；
12.r
ch
:mosfet沟道电阻。
13.pnp晶体管集电极电流以及直流电流增益分别为i
c(pnp)
和h
fe(pnp)
，i
mos
可以由式(2)计算。
14.i
mos
＝i
c(pnp)
/h
fe(pnp)
ꢀꢀ
(2)
15.igbt总电流i
igbt
，可以由算式i
igbt
＝i
mos
+i
c(pnp)
计算。
16.方程式(1)显示igbt的饱和电压v
ce
(sat)与i
mos
有关，其中i
mos
是pnp晶体管直流电流增益h
fe(pnp)
的函数(参见方程式(2))。由于在直流电流增益h
fe(pnp)
与开关特性(switching characteristics)之间存在着取舍，所以pnp晶体管直流电流增益h
fe(pnp)
大大地影响了igbt的饱和电压v
ce(sat)
与开关特性(switching characteristics)之间的取舍。
17.从产业界应用的需要面来看，目前igbt的功率损耗仍然较大，因而降低igbt的损耗一直是国际上研究的焦点之一。但是为了降低饱和电压v
ce(sat)
)会使制造成本增加。配置和制备igbt器件的传统技术，由于其存在各种取舍关系，使得在进一步提高器件的性能方面仍面临诸多挑战以及限制。在igbt器件中，传导损耗和断开关损耗e
off
之间存在取舍。在额定电流处，传导损耗取决于集电极到发射极的饱和电压v
ce
(sat)。当器件开启时，较多的载流子注入可以提高器件的导电性，因而降低了传导损耗，但是当关断时由于清除注入的少子所消耗的能量，因此更多的少子流入也会使断开损耗较高。
18.igbt器件具有不同的结构，例如平面栅器件以及沟槽栅的igbt器件等等。
19.在igbt装置中，传导损耗v
ce
(sat)(取决于在额定电流下，集电极到发射极的饱和电压v
ce
(sat))和断开开关损耗eoff之间存在一个取舍关系。当装置开启时，更多的少子电流注入，提高了装置的传导性，因而降低了传导损耗，但是当断开时，要将注入的少子排空需要消耗能量，因此更多的少子流入也会产生较高的eoff。与平面栅igbt器件不同的，于沟槽栅极igbt器件中，栅极是埋入一穿越n+-emitter以及p-base区域的沟槽。这种具有沟槽的栅极结构与平面栅极结构相比可以大大地增加器件密度而且可以降低沟道压降(channel voltage drop)。而且于平面栅极结构igbt会于沟道之间形成结型场效应晶体管(jfet)，然而具沟槽的栅极结构的igbt则不会形成jfet，因此具沟槽的栅极结构的igbt不会因存在jfet而导致压降(voltage drop)，使得降低导通压降成为可能。另外饱和时，igbt的集电极-发射极电压v
ce
(sat)及其击穿电压v
bd
之间存在另一种折中关系。而具有高密度深沟槽的igbt器件能够克服这种折中，同时达到优化。
20.为了解决平面栅极igbt器件中的较低击穿电压，igbt朝向沟槽栅极类型发展，但由于垂直沟槽栅极深度加大会增加栅极-发射极间电容，同时也增大了栅极-漏极电容，即垂直沟槽栅极与衬底以及与其下方漏极之间的耦合电容，因此降低了器件的开关速度、增大器件的开关损耗、同时也影响了器件的导通压降和开关损耗的折中；另外，由于垂直沟槽栅igbt一般会设计出具有较小的元胞宽度，使得沟槽之间的间距尽可能减小，然而，高密度的沟槽mos结构不仅增大了器件的栅极电容，降低器件的开关速度，增大了器件的开关损耗，连带影响了器件的导通压降和开关损耗间的取舍特性，而且会增加器件的饱和电流密度，劣化器件的安全工作区。
21.本发明的目的主要提出一种具有分离栅(split gate)的双栅极沟槽式绝缘栅双
极晶体管(dg-tigbt)，其具有较小的栅极电容。此新结构的dg-tigbt，其与传统型的沟槽式igbt相比具有较小的栅极电容，可以有效增加切换速度进而加快器件的工作速度。


技术实现要素：

22.本发明提出了一种具有更快切换速度的分离绝缘栅双极晶体管，包括：具有第一导电类型的衬底；具有与该第一导电类型相反电性的第二导电类型的缓冲层，设置于该衬底上；具有与该第一导电类型相反电性的第二导电类型的漂移区，设置于该衬底上；具有第一导电类型的第一阱区设置于该漂移区上；具有第一导电类型的发射极接触区，设置于该第一阱区；具有第二导电类型的第一接触源极区设置于该第一阱区并且与该发射极接触区相邻但相隔开；具有第二导电类型的第二接触源极区设置于该第一阱区并且与该第一接触源极区相邻但相隔开(与该发射极接触区相邻但相隔开)；发射极电极接触该发射极接触区、该第一接触源极区与该第二接触源极区；多个沟槽形成于该第一阱区并垂直延伸至该漂移区中；屏蔽电极形成于每一个沟槽下半部，该屏蔽电极与该第一阱区以及该漂移区由屏蔽介电层作电气隔离；跨电极介电层形成于该屏蔽电极上；栅极设置于该衬底上方相应的每一个该沟槽的上半部内，该栅极与相应该沟槽的侧壁形成栅极绝缘层(有介电层隔离)，并用多晶硅填充；其中该跨电极介电层隔开该栅极与该屏蔽电极；其中该栅极绝缘层电气隔开该栅极与该第一或第二接触源极区、该栅极与该第一阱区、以及该栅极与该漂移区。
23.根据本发明的一个观点，所述第一导电类型为p型，第二导电类型为n型。
附图说明
24.本发明的器件，特征和优点可以通过说明书中所概述的较佳实施例的详细描述和附图来理解：
25.图1a-图1c为根据传统技术，igbt的基本结构及其等效电路。
26.图2为传统双栅沟槽式igbt结构示意图。
27.图3为本发明所提出的具有分离双栅极沟槽式igbt结构示意图。
28.图4中的图(a)-(i)为本发明所提出的形成具有分离双栅极沟槽式igbt的制作程序步骤流程示意图。
29.图5a为本发明中的一个较佳实施例，具有分离栅(split gate)的双栅极沟槽式igbt器件和传统双栅极沟槽式igbt器件的电容-电压(c-v)特性比较。
30.图5b为本发明中的一个较佳实施例，具有分离双栅极沟槽式igbt器件和传统双栅沟槽式igbt器件的转移特性比较。
31.图5c为本发明中的一个较佳实施例，具有分离双栅极沟槽式igbt器件和传统双栅沟槽式igbt器件的击穿特性比较。
32.主要器件符号说明
33.101第一晶体管 103第二晶体管 201栅极氧化层
34.203多晶硅 204a发射极的p+掺杂区域 204b发射极的n+掺杂区域
35.205 p+衬底 206 n缓冲层 213 p型阱区
36.209 p型基区 211 n型阱区 301栅极氧化层
6.5μm之间，栅极氧化层301厚度范围在80nm-150nm之间，跨段介电层301a厚度范围在400nm-1000nm之间，屏蔽介电层301b厚度范围在300nm-800nm之间。此外n型缓冲层(n-buffer)306形成于p+(阳极/集电极)衬底305之上，所述n型漂移(n-drift)区域315形成于n型缓冲层(n-buffer)306上。与传统双栅沟槽式igbt结构相比，具有分离栅(split gate)的双栅极沟槽式igbt结构，其栅极结构多了跨段/屏蔽介电层(inter-segment/shield dielectric layer)301a、301b以及屏蔽电极(shield electrode)303a，其中屏蔽介电层(shield dielectric layer)301b以及屏蔽电极(shield electrode)303a，其屏蔽了第一与多晶硅区域303的栅极不受其下方漏极以及底部集电极电位影响，从而降低了栅极区与集电极之间的耦合电容，使整体器件的开关效率提高。
50.由图3可以清楚看出具有分离栅(split gate)的双栅极沟槽式igbt结构。其中所述的p型阱区(第一阱区)311其掺杂浓度在3
×
10
14
cm-3
至5
×
10
14
cm-3
之间；p型接触区(p+)304a其掺杂浓度在2.7
×
10
19
cm-3
至2.8
×
10
19
cm-3
之间；n型接触源极区(n+)304b其掺杂浓度在9.5
×
10
19
cm-3
至9.6
×
10
19
cm-3
之间。
51.图4的图(a)-(i)是所述形成一种具有分离栅(split gate)的双栅极沟槽式igbt结构的工艺步骤流程示意图。图4(a)显示半导体衬底包括p型底部半导体层405以及顶部n型半导体层410于p型底部半导体层405之上，利用刻蚀方式形成一沟槽结构435于所述顶部n型半导体层410中。如图4(b)，介电层426(可以是氧化层)形成于上述沟槽结构435的侧壁及上方，以一较佳实施例而言，该介电层为一个二氧化硅层，其厚度约为500nm，接着淀积多晶硅层435-1于介电层426上并填满沟槽结构435。如图4(c)，利用刻蚀以及化学机械抛光方式将多晶硅层435-1刻蚀至与所述介电层上沿为止。如图4(d)，利用刻蚀方式将沟槽内上半部所填的多晶硅层435-1移除。如图4(e)，刻蚀多晶硅层435-1以及介电层426向下刻蚀至一个预定深度(其深度范围约为5μm)，形成一位于沟槽底部的屏蔽电极435-1a。如图4(f)，形成一跨段介电层(inter-segment dielectric layer)438于底部的屏蔽电极435-1a上，接着形成栅极氧化层438a于沟槽上半段的侧壁以及顶部n型半导体层410上，以一较佳实施例而言，该介电层为一个二氧化硅层，其厚度约为120nm。如图4(g)，淀积另一层多晶硅层435-2于所述跨段介电层(inter-segment dielectric layer)438、以与栅极氧化层438a上，并填满上半段沟槽。如图4(h)，利用刻蚀以及化学机械抛光方式将多晶硅层435-2刻蚀至与所述栅极氧化层438a上沿为止，形成栅极电极435-2a。如图4(i)，利用掩膜版以及离子注入方式形成p型阱区439于顶部n型半导体层410中，后续再以类似掩膜版以及离子注入方式形成n+源极掺杂区/p+发射极接触区。
52.图5a-图5c是传统双栅沟槽式igbt(图2)与具有分离栅(split gate)的双栅极沟槽式igbt器件(图3)的器件仿真输出特性比较。
53.图5a为具有分离栅(split gate)的双栅极沟槽式igbt器件和传统双栅沟槽式igbt器件的电容-电压(c-v)特性比较，其显示仿真个别器件所得出的源-栅极电容(c
gs
)对栅极偏压(v
g
)特性曲线。曲线501为本发明所提出具有分离栅(split gate)的双栅极沟槽式igbt器件的发射极-栅极电容(c
ge
)对栅极偏压(v
g
)特性曲线，曲线503为传统双栅极沟槽式igbt器件的发射极-栅极电容(c
ge
)对栅极偏压(v
g
)特性曲线。从模拟的结果来看，在额定的栅极偏压(v
g
)范围下，2.5v-10v，具有分离栅(split gate)的双栅极沟槽式igbt器件的发射极-栅极电容(c
ge
)是3.05
×
10-15
f/μm，而传统双栅沟槽式igbt器件是4.39
×
10-15
f/μm，
降低了30.5％。
54.图5b则具有分离栅(split gate)的双栅极沟槽式igbt器件和传统双栅极沟槽式igbt器件的启动特性比较，其显示仿真个别器件所得出的集电极-发射极电流(i
ce
)对栅极-发射极转移特性曲线。曲线501a为本发明所提出的改良型双栅极沟槽式igbt器件的集电极-发射极电流(i
ce
)对栅极-发射极电压(v
ge
)特性曲线，曲线503a为传统双栅沟槽式igbt器件的集电极-发射极电流(i
ce
)对栅极-发射极电压(v
ge
)特性曲线。从仿真的结果来看，启动电压v
ge(th)
分别为3.15v(具分离栅)与3.16v(传统双栅沟槽式)两者几乎接近，器件皆可正常操作。
55.图5c则显示具有分离栅(split gate)的双栅极沟槽式igbt器件和传统双栅沟槽式igbt器件的击穿电压(bvoff)特性比较，其显示仿真个别器件所得出的集电极-发射极电流(i
ce
)对集电极-发射极偏压(v
ce
)特性曲线。曲线501b为本发明所提出的改良型双栅极沟槽式igbt器件的集电极-发射极电流(i
ce
)对集电极-发射极偏压(v
ce
)特性曲线，曲线503b为传统双栅沟槽式igbt器件的集电极-发射极电流(i
ce
)对集电极-发射极偏压(v
ce
)特性曲线。从仿真结果来看，在额定的栅极偏压(v
g
)范围下，2.5v-10v，具有分离栅(split gate)的双栅极沟槽式igbt器件的发射极-栅极电容(c
ge
)是3.05
×
10-15
f/μm，而传统的双栅极沟槽式igbt器件是4.39
×
10-15
f/μm，降低了30.5％。
56.本发明提出一种具有分离栅(split gate)的双栅极沟槽式igbt，与传统双栅沟槽式igbt器件相比具有较小的栅极-发射极电容(c
ge
)、相似的启动特性、及具有较大的击穿电压，除了上述优点外还可维持器件相对较小的元胞尺寸。
57.如本领域技术人员可以理解的，本发明的前述较佳实施例是用以说明本发明而非限制本发明。其中已经结合较佳实施例描述了本发明，将对本领域技术人员提出修改。因此，本发明不限于该实施例所描述的技术内容，而是本发明旨在覆盖包括在所附权利要求的精神和范围内的各种修改和类似布置，其范围应该被赋予最宽的解释，由此涵盖所有这些修改和类似的结构。其上虽然已经说明和描述了本发明的优选实施例，但应该理解，可以在不脱离本发明的精神和范围的情况下做出各种改变。