半导体结构及半导体结构的形成方法与流程

1.本发明涉及半导体制造领域，尤其涉及一种半导体结构及半导体结构的形成方法。


背景技术：

2.随着超大规模集成电路(vlsi)性能的不断提高、器件尺寸的逐渐缩小及密度不断增大，工艺节点持续缩小。由于下一代光刻技术——极紫外光刻(extreme ultra-violet，简称euv)的光源功率不足，其投入量产的时间一直被延后，从而193纳米(nm)深紫外(deep ultra-violet，简称duv)浸水光刻技术不可避免地会被继续使用很长一段时间。但深紫外浸水光刻技术单次曝光的分辨率大约为38纳米(nm)，要使工艺节点进一步缩小，必须使用新的工艺方法:自对准多重图案成形技术(self-aligned multiple patterning，简称samp)，其首先用光刻工艺形成芯模(mandrel或core)，然后在每个芯模的双侧面形成(一次或多次的)侧墙(spacer)结构，最后用选择性的刻蚀工艺把芯模除去，所剩的侧墙结构的密度可比原来的芯模高数倍。193纳米(nm)深紫外浸水光刻技术和samp工艺结合使用时，可以将电路的空间半周期降低数倍。samp中的自对准三重图案成形技术(self-aligned triple patterning，简称satp)可以将电路半周期降至大约13纳米(nm)，自对准四重图案成形技术(self-aligned quadruple patterning，简称saqp)的半周期则可以降到10纳米(nm)左右，自对准六重图案成形技术(self-aligned sextuple patterning，简称sasp)的半周期则可以降到7纳米(nm)左右。
3.与自对准多重成形技术(samp)同步发展的，是多种形成图案的材料的引入，所述材料在适当的条件下能够改性，在一定的条件下，改性后的材料与原所述材料具有较大的刻蚀选择比，从而能够形成纳米(nm)尺寸的结构单元的有序图形，形成需要形成的半导体结构的图案。
4.然而，随着半导体技术节点的再一步降低，现有的采用对材料改性作为图案形成的半导体结构的方法有待改善。


技术实现要素：

5.本发明解决的技术问题是提供一种半导体结构及半导体结构的形成方法，以改善形成半导体结构的图案。
6.为解决上述技术问题，本发明技术方案提供一种半导体结构，包括：待刻蚀层；位于待刻蚀层上的初始牺牲层；位于初始牺牲层上的保护层，所述保护层的密度大于所述初始牺牲层的密度，且所述保护层的密度大于所述初始牺牲层氧化物的密度；位于保护层上的掩膜结构。
7.可选的，所述保护层的材料包括氮化硅、氮碳化硅、氮氧化硅、氮碳氧化硅、碳化硅、碳氧化硅、氮化钛、氮化铝和氧化铝中的一种或多种的组合。
8.可选的，所述初始牺牲层的材料包括无定型材料；
9.所述无定型材料包括无定型硅(a-si,amorphous silicon)。
10.可选的，所述保护层的厚度范围为
11.可选的，所述保护层暴露出部分所述初始牺牲层顶部表面。
12.可选的，所述待刻蚀层包括：基底、位于基底上的器件层以及位于器件层上的过渡层，所述器件层包括隔离结构和位于隔离结构内的器件结构，所述器件结构包括晶体管、二极管、三极管或金属导线等。
13.相应的，本发明技术方案还提供一种半导体结构的形成方法，包括：提供待刻蚀层；在待刻蚀层上形成初始牺牲层；在所述初始牺牲层上形成初始保护层，所述初始保护层的密度大于所述初始牺牲层的密度，且所述初始保护层的密度大于所述初始牺牲层氧化物的密度；在初始保护层上形成掩膜结构，所述掩膜结构暴露出部分所述初始保护层表面；以所述掩膜结构为掩膜，对所述初始牺牲层进行改性处理，在待刻蚀层上形成改性牺牲层，在待刻蚀层上形成牺牲层；在形成改性牺牲层之后，去除所述掩膜结构和初始保护层；在去除所述初始保护层之后，去除所述改性牺牲层。
14.可选的，形成掩膜结构之后，对所述初始牺牲层进行改性处理之前，还包括：以所述掩膜结构为掩膜，去除部分所述初始保护层，直至暴露出所述初始牺牲层表面，形成保护层。
15.可选的，去除部分所述初始保护层的工艺包括干法刻蚀工艺。
16.可选的，所述初始保护层的材料包括氮化硅、氮碳化硅、氮氧化硅、氮碳氧化硅、碳化硅、碳氧化硅、氮化钛、氮化铝和氧化铝中的一种或多种的组合。
17.可选的，形成所述初始保护层的工艺包括化学气相沉积(cvd)工艺、原子层沉积(ald)工艺或热处理工艺。
18.可选的，去除所述初始保护层的工艺包括湿法刻蚀工艺。
19.可选的，所述初始保护层的厚度范围为
20.可选的，去除所述改性牺牲层的工艺包括干法刻蚀工艺。
21.可选的，所述初始牺牲层的材料包括无定型材料。
22.可选的，所述无定型材料包括无定型硅(a-si,amorphous silicon)。
23.可选的，对所述初始牺牲层进行改性处理的工艺包括离子注入工艺，所述注入离子包括碳离子、氮离子或氟离子。
24.可选的，去除所述改性牺牲层之后，还包括：在所述牺牲层侧壁形成侧墙；形成侧墙之后，去除所述牺牲层；去除所述牺牲层之后，以所述侧墙为掩膜，刻蚀所述待刻蚀层，在待刻蚀层内形成沟槽；在所述沟槽内形成导电层。
25.可选的，所述导电层的材料包括金属，所述金属包括铜、钴、镍和氮化钛中的一种或多种的组合。
26.可选的，所述导电层的形成方法包括：在所述沟槽内和待刻蚀层表面形成导电材料层；平坦化所述导电材料层，直至暴露出所述待刻蚀层表面，形成所述导电层。
27.可选的，去除所述牺牲层的工艺包括湿法刻蚀工艺。
28.可选的，所述侧墙的形成方法包括：在所述待刻蚀层上、牺牲层顶部表面和侧壁表面形成侧墙材料层；回刻蚀所述侧墙材料层，直至暴露出所述待刻蚀层表面，在牺牲层侧壁
形成侧墙。
29.可选的，所述侧墙的材料包括无机材料。
30.可选的，所述无机材料包括氧化硅、氮化硅、氮氧化硅、氮碳氧化硅、碳化硅和氧化钛中的一种或多种的组合。
31.可选的，所述待刻蚀层包括：基底、位于基底上的器件层以及位于器件层上的过渡层，所述器件层包括隔离结构和位于隔离结构内的器件结构；所述器件结构包括晶体管、二极管、三极管或金属导线。
32.可选的，去除所述掩膜结构的工艺包括干法刻蚀工艺。
33.与现有技术相比，本发明的技术方案具有以下有益效果：
34.本发明技术方案中的半导体结构，所述初始牺牲层上具有保护层，从而所述保护层能够保护所述初始牺牲层，避免所述初始牺牲层在光刻(litho)、刻蚀(etch)、改性处理及后续去除掩膜结构的工艺中受到损伤或在表面形成缺陷杂质，从而避免了所述损伤及缺陷杂质随着所述初始牺牲层形成的图案往下传递而造成半导体结构缺陷，以此提升了所形成的半导体结构的性能。
35.进一步，所述保护层暴露出部分所述初始牺牲层顶部表面，所述掩膜结构位于保护层上，使得后续在以所述掩膜结构为掩膜对所述初始牺牲层进行改性处理时，例如离子注入(implant)或掺杂(doping)时，所述保护层能够对所述改性处理的位置进行定位，避免所述掩膜结构在改性处理的过程中受到损伤时，造成对所述初始牺牲层进行改性处理的位置发生偏移问题。
36.本发明所述技术方案的形成方法中，通过在所述初始牺牲层上形成初始保护层，从而所述初始保护层能够保护所述初始牺牲层，避免所述初始牺牲层在光刻(litho)、刻蚀(etch)、改性处理及后续去除掩膜结构的工艺中受到损伤，从而避免在初始牺牲层表面形成缺陷杂质，所述缺陷杂质随着所述初始牺牲层形成的图案往下传递而造成半导体结构缺陷，以此提升了所形成的半导体结构的性能。
37.进一步，去除部分所述初始保护层，形成保护层，在以所述掩膜结构为掩膜对所述初始牺牲层进行改性处理时，所述保护层能够对所述改性处理的位置进行定位，避免所述掩膜结构在改性处理的过程中受到损伤时，造成对所述初始牺牲层进行改性处理的位置发生偏移的问题。
附图说明
38.图1至图3是一实施例中半导体结构形成过程的剖面结构示意图；
39.图4至图13是本发明实施例中半导体结构形成过程的剖面结构示意图。
具体实施方式
40.如背景技术所述，现有形成图案的方法还有待改善。现结合具体的实施例进行分析说明。
41.图1至图3是一实施例中半导体结构形成过程的剖面结构示意图。
42.请参考图1，提供衬底100；在衬底100上形成介质层101；在介质层101上形成过渡层102；在过渡层102上形成初始牺牲层103；在初始牺牲层103上形成图形化层104，所述图
形化层104暴露出部分所述初始牺牲层103表面；以所述图形化层104为掩膜，对所述初始牺牲层103进行离子注入，形成改性牺牲层105。
43.请参考图2，去除所述图形化层104；去除所述改性牺牲层105；在所述初始牺牲层103侧壁形成侧墙108。
44.请参考图3，去除所述初始牺牲层103；以所述侧墙108为掩膜刻蚀所述过渡层102和介质层101，直至暴露出所述衬底100表面，在所述介质层101内形成凹槽109。
45.所述半导体结构的形成过程中，所述图形化层104的材料包括光刻胶，所述初始牺牲层103的材料包括硅，去除所述图形化层104的的工艺包括干法刻蚀工艺，去除所述初始牺牲层103的工艺包括湿法刻蚀工艺。从而在去除所述图形化层104时，所述干法刻蚀工艺容易对所述初始牺牲层103的表面造成损伤，使得所述初始牺牲层103的表面具有孔洞等缺陷，同时去除所述图形化层104的反应副产物会进入到所述在初始牺牲层103表面的缺陷处形成杂质107，而在采用湿法刻蚀工艺去除所述初始牺牲层103时，所述杂质107难以去除干净；同时，在图形传递的过程中，形成侧墙108的材料也会有一部分进入所述初始牺牲层103表面的缺陷处，与所述图形化层104的反应副产物共同形成所述杂质107。所述杂质107随着图形的层层传递且体积会不断增大，最终形成于所述凹槽109内，后续再在凹槽109内形成导电层时，所述杂质107的体积较大，位于导电层内的杂质107会导致所述导电层电连接阻断，从而破坏所述导电层的导电性能，进而影响所述半导体结构的电性能及结构性能。
46.为了解决上述问题，本发明技术方案提供一种半导体结构及半导体结构的形成方法，通过在所述初始牺牲层上形成初始保护层，从而所述保护层能够保护所述初始牺牲层，避免所述初始牺牲层在光刻(litho)、刻蚀(etch)、改性处理及后续去除掩膜结构的工艺中受到损伤或在表面形成缺陷杂质，从而所述缺陷杂质随着所述初始牺牲层形成的图案往下传递，造成半导体结构缺陷，以此提升了所形成的半导体结构的性能。
47.为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
48.图4至图13是本发明实施例中半导体结构形成过程的剖面结构示意图。
49.请参考图4，提供待刻蚀层。
50.所述待刻蚀层包括：基底200、位于基底200上的器件层201以及位于器件层201上的过渡层202，所述器件层201包括隔离结构(未图示)和位于隔离结构内的器件结构(未图示)；所述器件结构包括晶体管、二极管、三极管或金属导线等。
51.所述基底200的材料包括硅、锗、锗化硅、砷化镓或绝缘体上硅等半导体材料。所述过渡层202的材料包括氧化硅、氮化硅、碳化硅、碳氧化硅、氮氧化硅和氮碳氧化硅中的一种或多种的组合。
52.在本实施例中，所述基底200的材料包括硅；所述过渡层202的材料包括氮化硅。
53.所述过渡层202用于将图形稳定传递到待刻蚀层。
54.请参考图5，在所述待刻蚀层上形成初始牺牲层203。
55.所述初始牺牲层203的材料包括无定型材料。
56.在本实施例中，所述初始牺牲层203的材料包括无定型硅(a-si,amorphous silicon)。所述初始牺牲层203的材料包括无定型硅(a-si,amorphous silicon)，则在后续对所述初始牺牲层进行改性处理形成改性牺牲层，所述改性牺牲层能够与所述初始牺牲层
具有较大的刻蚀选择比，从而后续在去除所述改性牺牲层时，所述去除工艺对所述初始牺牲层损伤较小，从而所述初始牺牲层能够形成形貌较好且尺寸精准的图形，进而在图形传递至待刻蚀层之后，能够形成形貌较好且尺寸精准的半导体结构。
57.形成所述初始牺牲层203的工艺包括化学气相沉积(cvd)工艺、原子层沉积(ald)工艺或热处理工艺等。
58.在本实施例中，形成所述初始牺牲层203的工艺包括化学气相沉积(cvd)工艺。
59.请继续参考图5，在所述初始牺牲层203上形成初始保护层204，所述初始保护层204的密度大于所述初始牺牲层203的密度，且所述初始保护层204的密度大于所述初始牺牲层203氧化物的密度。
60.所述初始保护层204的密度大于所述初始牺牲层203的密度，从而后续在去除掩膜结构的过程中，所述初始保护层204能够保护所述初始牺牲层203，避免所述初始牺牲层203在光刻(litho)、刻蚀(etch)、改性处理及后续去除掩膜结构的工艺中受到损伤或在表面形成缺陷杂质时，所述初始保护层204能够阻挡所述缺陷杂质进入到所述初始牺牲层203表面，从而避免所述缺陷杂质随着所述初始牺牲层203形成的图案往下传递的情况；所述初始保护层204的密度大于所述初始牺牲层203氧化物的密度，从而所述初始保护层204能够阻挡所述缺陷杂质进入到所述初始牺牲层203表面的氧化层上，从而避免所述缺陷杂质随着所述初始牺牲层203形成的图案往下传递的情况。
61.所述初始保护层204的材料包括氮化硅、氮碳化硅、氮氧化硅、氮碳氧化硅、碳化硅、碳氧化硅、氮化钛、氮化铝和氧化铝中的一种或多种的组合。形成所述初始保护层204的工艺包括化学气相沉积(cvd)工艺、原子层沉积(ald)工艺或热处理工艺等。
62.在本实施例中，所述初始保护层204的材料包括氮化硅；形成所述初始保护层204的工艺包括原子层沉积(ald)工艺，所述原子层沉积(ald)工艺能够形成结构致密且厚度均匀的初始保护层204，从而所述初始保护层204能够保护所述初始牺牲层203，避免所述初始牺牲层203在光刻(litho)、刻蚀(etch)、改性处理及后续去除掩膜结构的工艺中受到损伤，从而避免在初始牺牲层203表面形成缺陷杂质，所述缺陷杂质随着所述初始牺牲层203形成的图案往下传递造成半导体结构缺陷，以此提升了所形成的半导体结构性能。
63.在本实施例中，所述初始保护层204的厚度范围为
64.若所述初始保护层204的厚度太薄，即小于则所述初始保护层204对所述初始牺牲层203的保护作用不明显；若所述初始保护层204的厚度太厚，即大于则后续去除时需要较复杂的工艺条件、较长的工艺周期及较高的工艺成本，从而造成工艺的浪费。
65.请参考图6，在初始保护层204上形成掩膜结构，所述掩膜结构暴露出部分所述初始保护层204表面。
66.所述图形化的掩膜结构包括：衬垫层205；位于衬垫层上的抗反射层206；位于抗反射层206上的光刻胶层207。
67.所述掩膜结构的形成方法包括：在所述初始保护层204上形成衬垫材料层(未图示)；在所述衬垫材料层上形成抗反射材料层(未图示)；在所述抗反射材料层上形成图形化的光刻胶层207；以所述图形化的光刻胶层207为掩膜刻蚀所述抗反射材料层和衬垫材料
层，直至暴露出所述初始保护层204表面，形成所述掩膜结构。
68.所述衬垫层205的材料包括有机材料或无机材料；所述有机材料包括含碳有机物或含硅有机物；所述无机材料包括氮化硅、氧化硅、氮氧化硅、氧化铝、氮化铝和氮碳化硅的一种或多种的组合。所述抗反射层206的材料包括有机材料或无机材料，所述有机材料包括含硅有机材料，所述无机材料包括氮化硅、氮碳化硅或氮化钛。刻蚀所述抗反射材料层和衬垫材料层的工艺包括干法刻蚀工艺和湿法刻蚀工艺中的一种或多种的组合。
69.在本实施例中，所述衬垫层205的材料包括含碳的有机物；所述抗反射层206的材料包括氮化硅。刻蚀所述抗反射材料层和衬垫材料层的工艺包括干法刻蚀工艺，所述干法刻蚀工艺能够形成侧壁形貌良好的掩膜结构，从而使得所述掩膜结构暴露出的初始保护层204的尺寸可精准控制，后续在对所述初始牺牲层203进行改性处理时，所述改性处理的区域可精准控制，使得后续形成的图形尺寸精准度较好。
70.请参考图7，以所述图形化的掩膜结构为掩膜，去除部分所述初始保护层204，直至暴露出所述初始牺牲层203表面，形成保护层208。
71.去除部分所述初始保护层204，形成保护层208，在以所述掩膜结构为掩膜对所述初始牺牲层203进行改性处理时，所述保护层208能够对所述改性处理的位置进行定位，避免所述掩膜结构在改性处理的过程中受到损伤时，造成改性处理的位置发生偏移。
72.去除部分所述初始保护层204的工艺包括干法刻蚀工艺和湿法刻蚀工艺中的一种或多种的组合。
73.在本实施例中，去除部分所述初始保护层204的工艺包括干法刻蚀工艺，所述干法刻蚀工艺能够精确去除所述掩膜结构暴露出来的初始保护层204，使得所形成的保护层208能够对所述改性处理的位置进行定位，避免所述掩膜结构在改性处理的过程中受到损伤时，造成改性处理的位置发生偏移。
74.在其它实施例中，能够不去除所述掩膜结构暴露出的初始保护层。
75.请参考图8，以所述图形化的掩膜结构为掩膜，对所述初始牺牲层203进行改性处理，在待刻蚀层上形成改性牺牲层209，在待刻蚀层上形成牺牲层210。
76.在本实施例中，对所述初始牺牲层203进行改性处理的工艺包括离子注入工艺，所述注入离子包括碳离子、氮离子或氟离子。
77.对所述初始牺牲层203进行离子注入，离子注入后形成的改性牺牲层209和牺牲层210具有较大的刻蚀选择比，从而后续在去除所述改性牺牲层209时，所述去除工艺对所述牺牲层210损伤较小，从而所述牺牲层210能够形成形貌较好且尺寸精准的图形，进而在图形传递至待刻蚀层之后，能够形成形貌较好且尺寸精准的半导体结构。
78.在其它实施例中，对所述初始牺牲层进行改性处理的工艺包括掺杂工艺。
79.在其它实施例中，不去除所述掩膜结构暴露出的初始保护层，对所述初始牺牲层进行离子注入时，所述注入离子能够穿过所述初始保护层到达所述初始牺牲层内，形成所述改性牺牲层。
80.请参考图9，在形成改性牺牲层209之后，去除所述掩膜结构。
81.去除所述掩膜结构的工艺包括干法刻蚀工艺和湿法刻蚀工艺中的一种或多种的组合。
82.在本实施例中，去除所述掩膜结构的工艺包括干法刻蚀工艺。所述干法刻蚀工艺
能够快速且高效地去除所述掩膜结构。
83.去除所述掩膜结构的过程中，所述保护层208能够保护所述牺牲层210，避免所述牺牲层210在去光刻(litho)、刻蚀(etch)、改性处理及去除掩膜结构的工艺中受到损伤，从而避免在牺牲层210表面形成缺陷杂质，所述缺陷杂质随着所述牺牲层210形成的图案往下传递造成半导体结构缺陷，以此提升了所形成的半导体结构的性能。
84.请继续参考图9，去除所述掩膜结构之后，去除所述保护层208。
85.去除所述保护层208的工艺包括干法刻蚀工艺和湿法刻蚀工艺中的一种或多种的组合。
86.在本实施例中，去除所述保护层208的工艺包括湿法刻蚀工艺。
87.在本实施例中，所述湿法刻蚀工艺的溶液包括氢氟酸溶液，所述氢氟酸溶液中氢氟酸和水的体积比范围为1:50～1:300，刻蚀时间为30秒～30分钟。
88.在另一实施例中，所述湿法刻蚀工艺的溶液包括50％浓度的磷酸溶液，刻蚀时间为5分钟～30分钟。
89.采用所述湿法刻蚀工艺去除所述保护层208，使得在去除所述掩膜结构过程中，在保护层208表面形成的缺陷杂质也一并去除，从而避免所述缺陷杂质随着牺牲层210形成的图案往下传递的情况，从而提升了所形成半导体的结构性能及电连接性能。
90.请继续参考图9，在去除所述保护层208之后，去除所述改性牺牲层209。
91.去除所述改性牺牲层209的工艺包括干法刻蚀工艺和湿法刻蚀工艺中的一种或多种的组合。
92.在本实施例中，去除所述改性牺牲层209的工艺包括干法刻蚀工艺，所述干法刻蚀工艺的刻蚀气体对所述牺牲层210具有较大的刻蚀选择比，从而在去除所述改性牺牲层209时，所述干法刻蚀工艺对所述牺牲层210损伤较小，从而所述牺牲层210能够形成形貌较好且尺寸精准的图形，进而在图形传递至待刻蚀层之后，能够形成形貌较好且尺寸精准的半导体结构。
93.请参考图10，去除所述改性牺牲层209之后，在所述牺牲层210侧壁形成侧墙211。
94.所述侧墙211的形成方法包括：在所述待刻蚀层上、牺牲层210顶部表面和侧壁表面形成侧墙材料层(未图示)；回刻蚀所述侧墙材料层，直至暴露出所述待刻蚀层表面，在牺牲层210侧壁形成侧墙211。
95.所述侧墙211的材料包括无机材料，所述无机材料包括氧化硅、氮化硅、氮氧化硅、氮碳氧化硅、碳化硅和氧化钛中的一种或多种的组合。形成所述侧墙材料层的工艺包括化学气相沉积(cvd)工艺或原子层沉积(ald)工艺。
96.在本实施例中，所述侧墙211的材料包括氧化钛；形成所述侧墙材料层的工艺包括化学气相沉积(cvd)工艺。
97.请参考图11，形成侧墙211之后，去除所述牺牲层210。
98.去除所述牺牲层210的工艺包括干法刻蚀工艺和湿法刻蚀工艺中的一种或多种的组合。在本实施例中，去除所述牺牲层210的工艺包括湿法刻蚀工艺，所述湿法刻蚀工艺能够将所述牺牲层210去除干净，避免所述牺牲层210在待刻蚀层上的残留，进而影响后续形成的半导体结构形貌。
99.请参考图12，去除所述牺牲层210之后，以所述侧墙211为掩膜，刻蚀所述过渡层
202和器件层201，在器件层201内形成沟槽212，所述沟槽212暴露出所述器件层201内的部分器件结构。
100.刻蚀所述过渡层202和器件层201的工艺包括干法刻蚀工艺和湿法刻蚀工艺中的一种或多种的组合。在本实施例中，刻蚀所述过渡层202和器件层201的工艺包括干法刻蚀工艺，所述干法刻蚀工艺能够将侧墙211的图形稳定传递至所述待刻蚀层，使得形成的半导体结构具有良好的形貌和尺寸精准度。
101.请参考图13，在所述沟槽212内形成导电层213。
102.所述导电层213的形成方法包括：在所述沟槽212内和器件层201表面形成导电材料层(未图示)；平坦化所述导电材料层，直至暴露出所述器件层201表面，形成所述导电层213。
103.所述导电层213的材料包括金属，所述金属包括铜、钴、镍、钽、氮化钽、钨和氮化钛中的一种或多种的组合。形成所述导电材料层的工艺包括物理气相沉积(pvd)工艺或电镀工艺。
104.在本实施例中，所述导电层213的材料包括铜；形成所述导电材料层的工艺包括物理气相沉积(pvd)工艺；平坦化所述导电材料层的工艺包括化学机械抛光(cmp)工艺。
105.至此，通过在所述初始牺牲层上形成初始保护层，从而所述初始保护层能够保护所述初始牺牲层，避免所述初始牺牲层在后续去除掩膜结构的工艺中受到损伤，从而避免在初始牺牲层表面形成缺陷杂质，所述缺陷杂质随着所述初始牺牲层形成的图案往下传递，使得形成的半导体结构有缺陷的情况，从而提升了所形成的半导体结构的性能。
106.相应的，本发明实施例还提供一种半导体结构，请参考图7，包括：
107.待刻蚀层；
108.位于待刻蚀层上的初始牺牲层203；
109.位于初始牺牲层203上的保护层208，所述保护层208的密度大于所述初始牺牲层203的密度，且所述保护层208的密度大于所述初始牺牲层203氧化物的密度；
110.位于保护层203上的掩膜结构。
111.在本实施例中，所述保护层208的材料包括氮化硅、氮碳化硅、氮氧化硅、氮碳氧化硅、碳化硅、碳氧化硅、氮化钛、氮化铝和氧化铝中的一种或多种的组合。
112.在本实施例中，所述初始牺牲层203的材料包括无定型材料；
113.在本实施例中，所述无定型材料包括无定型硅(a-si,amorphous silicon)。
114.在本实施例中，所述保护层208的厚度范围为
115.在本实施例中，所述保护层208暴露出部分所述初始牺牲层203顶部表面。
116.在本实施例中，所述待刻蚀层包括：基底200、位于基底200上的器件层201以及位于器件层201上的过渡层202，所述器件层201包括隔离结构(未图示)和位于隔离结构内的器件结构(未图示)，所述器件结构包括晶体管、二极管、三极管或金属导线等。
117.在本实施例中，所述图形化的掩膜结构包括：衬垫层205；位于衬垫层205上的抗反射层206；位于抗反射层206上的光刻胶层207。
118.在本实施例中，所述衬垫层206的材料包括有机材料或无机材料；所述有机材料包括含碳有机物或含硅有机物；所述无机材料包括氮化硅、氧化硅、氮氧化硅、氧化铝、氮化铝和氮碳化硅的一种或多种的组合。
119.在本实施例中，所述抗反射层207的材料包括有机材料或无机材料，所述有机材料包括含硅有机材料，所述无机材料包括氮化硅、氮碳化硅或氮化钛。
120.所述半导体结构中，所述初始牺牲层203上具有保护层208，从而所述保护层208能够保护所述初始牺牲层203，避免所述初始牺牲层203在光刻(litho)、刻蚀(etch)、改性处理及后续去除掩膜结构的工艺中受到损伤或在表面形成缺陷杂质，从而所述缺陷杂质随着所述初始牺牲层203形成的图案往下传递，造成半导体结构缺陷，以此提升了所形成的半导体结构性能。
121.进一步，所述保护层208暴露出部分所述初始牺牲层203顶部表面，所述掩膜结构位于保护层208上，使得后续在以所述掩膜结构为掩膜对所述初始牺牲层203进行改性处理时，所述保护层208能够对所述改性处理的位置进行定位，避免所述掩膜结构在改性处理的过程中受到损伤时，造成改性处理的位置发生偏移的问题。
122.虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。